仅对英特尔可见 — GUID: dzg1628543493822
Ixiasoft
2.2.2.1. 实现一个包含400G硬核IP和FHT的200GbE-4接口
2.2.2.2. 实现一个包含400G硬核IP和FHT的200GbE-2接口
2.2.2.3. 实现一个包含400G硬核IP和FHT的100GbE-1接口
2.2.2.4. 实现一个包含400G硬核IP和FGT的100GbE-4接口
2.2.2.5. 实现一个包含200G硬核IP和FGT的10GbE-1接口
2.2.2.6. 实现三个包含400G硬核IP和FHT的25GbE-1接口
2.2.2.7. 实现包含400G硬核IP和FHT的一个50GbE-1和两个25GbE-1接口
2.2.2.8. 实现包含400G硬核IP和FHT的一个100GbE-1和两个25GbE-1接口
2.2.2.9. 实现包含400G硬核IP和FHT的两个100GbE-1和一个25GbE-1接口
2.2.2.10. 实现包含400G硬核IP和FHT的100GbE-1、100GbE-2和50GbE-1接口
3.1. F-Tile PMA/FEC Direct PHY Intel® FPGA IP概述
3.2. 使用F-Tile PMA/FEC Direct PHY Intel® FPGA IP进行设计
3.3. 配置IP
3.4. 信号和端口参考
3.5. PMA和FEC模式PHY TX和RX数据路径的比特映射
3.6. 时钟
3.7. 自定义节奏生成端口和逻辑(Custom Cadence Generation Ports and Logic)
3.8. 置位复位(Asserting Reset)
3.9. 绑定实现(Bonding Implementation)
3.10. 独立端口配置
3.11. 配置寄存器
3.12. 可配置的Intel Quartus Prime软件设置
3.13. 配置F-Tile PMA/FEC Direct PHY Intel® FPGA IP用于硬件测试
3.14. 使用 Avalon® 存储器映射接口的硬件配置
5.1. 实现F-Tile PMA/FEC Direct PHY设计
5.2. 例化F-Tile PMA/FEC Direct PHY Intel® FPGA IP
5.3. 在F-Tile PMA/FEC Direct PHY Intel® FPGA IP中实现一个RS-FEC Direct设计
5.4. 例化F-Tile Reference and System PLL Clocks Intel® FPGA IP
5.5. 使能自定义节奏生成端口和逻辑(Enabling Custom Cadence Generation Ports and Logic)
5.6. 连接F-Tile PMA/FEC Direct PHY设计IP
5.7. 仿真F-Tile PMA/FEC Direct PHY设计
5.8. F-Tile接口规划
仅对英特尔可见 — GUID: dzg1628543493822
Ixiasoft
3.14.2.1.1. 直接寄存器方法示例
以下示例演示了用于配置FGT PMA的直接寄存器方法。
TX均衡器系数
若要设置TX均衡器系数:
- 使用有效值写入TX equalizer pre_tap_2 register (0x47830[18:16])。
- 使用有效值写入TX equalizer pre_tap_1 register (0x47830[9:5])。
- 使用有效值写入TX equalizer main_tap register (0x47830[15:10])。
- 使用有效值写入TX equalizer post_tap_1 register (0x47830[4:0])。
对TX输出静音(Mute TX Output)
若要对TX输出静音(使TX输出为0v):
- 将0x41750[25:24]设置为2’b11
- 将0x41750[25:24]设置为2’b00
内部串行环回(Internal Serial Loopback )
若要使能内部串行环回(internal serial loopback) 40:
- 将0x41418[31]设置为0x0
- 将0x41420[25]设置为0x1
- 将0x41418[29]设置为0x1
- 将0x41418[31]设置为0x1
- 将0x41418[31]设置为0x0
- 将0x41418[29]设置为0x0
- 将0x41420[25]设置为0x0
反向并行环回(Reverse Parallel Loopback)
若要使能Reverse Parallel Loopback:
若要禁用Reverse Parallel Loopback:
- 将0x1写入到0x41414[29]
- 将0x1写入到0x4141C[30]
- 将0x1写入到0x41418[31]
- 将0x0写入到0x41414[29]
- 将0x0写入到0x4141C[30]
- 将0x0写入到0x41418[31]
TX到RX并行环回(TX to RX Parallel Loopback)
若要使能TX to RX Parallel Loopback:
- 将0x1写入到0x416A4[8]
- 将0x1写入到0x41418[31]
- 将0x0写入到0x416A4[8]
- 将0x0写入到0x41418[31]
极性反转
TX极性反转40:
- 将0x1写入0x41428[7]
TX极性反转恢复:
- 将0x0写入0x41428[7]
RX极性反转:
- 将0x1写入0x41428[6]
RX极性反转恢复:
- 将0x0写入0x41428[6]
通过FGT PMA测量误码率(BER)
- 检查RX链路是否为所需的通道准备就绪:
- 读取0x814[31:16]以确认对应通道的rx_cdr_locked2data = 1
- 分配PRBS码型值:
- 对于TX:
- 将有效值设置为0x416AC[31:28]
- 对于RX:
- 将有效值设置为0x41428[3:0]
- PRBS码型的有效值:
- UDP : 0x0
- PRBS7 : 0x1
- PRBS9 : 0x2
- PRBS11 : 0x3
- PRBS13 : 0x4
- PRBS15 : 0x5
- PRBS23 : 0x6
- PRBS28 : 0x7
- PRBS31 : 0x8
- QPRBS13 : 0x9
- PRBS13Q : 0xa
- PRBS31Q : 0xb
- SSPR : 0xc
- SSPR1 : 0xd
- SSPRQ : 0xe
- 对于TX:
- BER Start:
- 将0x1写入0x416AC[23]
- 将0x1写入0x41424[26]
- 将0x3写入0x4176C[28:27]
- 将0x3写入0x415B4[19:18]
- BER Count:
- 读取0x41444[31:0]
- BER Stop:
- 将0x0写入0x416AC[23]
- 将0x0写入0x41424[26]
- 将0x0写入0x4176C[28:27]
- 将0x0写入0x415B4[19:18]
- 读取0x4143C[21]来检查上溢(overflow)
- 若要对计数器清零,需翻转0x415B4[19:18]:
- 将0x3写入0x415B4[19:18]
- 将0x0写入0x415B4[19:18]
40 仅当使用RX手动调节时(RX自动适应被旁路),序列才有效。如果使用RX自动适应,那么使用FGT属性访问方法。