F-Tile体系结构和PMA和FEC Direct PHY IP用户指南

ID 683872
日期 1/24/2024
Public
文档目录

1. F-Tile概述

所作的更新针对于:
Intel® Quartus® Prime设计套件 23.4
IP版本 4.7.0
本翻译版本仅供参考,如果本翻译版本与其英文版本存在差异,则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本,请参考英文版本以获取最新信息。
本用户指南描述了英特尔Agilex 7 F-Tile构建模块、物理(PHY)层IP、PLL和时钟网络的架构和实现细节。F-Tile的每个tile有高达20个PMA,每个PMA都集成了用于芯片到芯片、芯片到模块以及背板应用的先进高速模拟信号调节和时钟数据恢复电路。

F-Tile是一种PAM4和NRZ双模串行接口tile,包含16个F-Tile通用收发器(FGT) PMA和4个F-Tile高速收发器(FHT) PMA。FTile包含多个硬核IP模块,可与PMA配合使用,从而高效地实现流行的和新兴的串行协议。F-Tile使用英特尔嵌入式多芯片互连桥(EMIB)技术与FPGA架构相连接。

表 1.  F-Tile特性
特性 说明
可用的PMA数量 高达20个。
  • FHT:每个tile高达4个。
  • FGT:每个tile高达16个。

并非所有的FHT PMA都在每个tile中进行管脚布线(bond out)。请参考 Intel Agilex® 7 Device Family Pin Connection Guidelines

数据速率范围 FHT:
  • 24-29 Gbps NRZ
  • 48-58 Gbps NRZ and PAM4
  • 96-116 Gbps PAM4
FGT:
  • 1-32 Gbps NRZ
  • 20-58.125 PAM4

并非所有的FGT PMA都支持相同的数据速率。请参考PMA数据速率

EMIB的数量 24
PCIe* 硬核IP模式 最多一个Gen4 x16,两个Gen4 x8或者四个Gen4 x4。
包括每种模式支持的PMA数量的Ethernet硬核IP模式,例如:10GbE-1是支持一个PMA的10GbE模式

包含以下可选功能的10GbE-1、25GbE-1、40GbE-4、50GbE-2、50GbE-1、100GbE-4、100GbE-2、100GbE-1、200GbE-8、200GbE-4、200GbE-2、400GbE-8和400GbE-4:

  • 自动协商(auto-negotiation)
  • 链路训练(link training)
  • IEEE 1588精确时间协议(PTP)

包括所有数据速率的Ethernet PCS和MAC。对于所有的数据速率,并非支持所有的功能。请参考F-Tile Ethernet Intel FPGA Hard IP用户指南

向前纠错(FEC)和Reed-Solomon FEC (RS-FEC)模式
  • IEEE 802.3 BASE-R Firecode (CL 74)
  • Ethernet Technology Consortium (ETC) RS(272, 258)
  • IEEE 802.3 RS(528, 514) (CL91)
  • IEEE 802.3 RS(544, 514) (CL 134)

请参考F-Tile支持的FEC模式和合规性规范