仅对英特尔可见 — GUID: mwh1391808166559
Ixiasoft
1.1. 编译概述
1.2. 使用Compilation Dashboard
1.3. 设计网表基础设施
1.4. 使用Node Finder
1.5. Precompiled Component (PCC)生成流程
1.6. Analysis & Elaboration流程
1.7. 设计综合
1.8. 设计布局和布线
1.9. 增量式优化流程
1.10. 快进编译流程(Fast-Forward Compilation Flow)
1.11. 完整编译流程(Full Compilation Flow)
1.12. 编译监控模式
1.13. 导出编译结果
1.14. 集成其他EDA工具
1.15. Compiler优化技术
1.16. 综合语言支持
1.17. 综合设置参考
1.18. Fitter设置参考
1.19. 设计编译修订历史
仅对英特尔可见 — GUID: mwh1391808166559
Ixiasoft
2.2.3. 使用基于块的编译
设计过程中,如果在对设计进行细微修改后重新编译整个设计可能导致编译时间长于预期。
这是因为在每次更改后重新编译设计时,编译器可能会应用全局优化以提高资源利用率和时序性能,从而扩展编译时间。通过在 Quartus® Prime专业版软件中使用基于块的流,您可以将符合布局和时序要求的功能模块从仍在进行更改和优化的其他模块中隔离出来。将这些功能块隔离到分区中,设计内未被更改的逻辑的结果和性能得到保留,因此您可以将优化技术应用于选定的区域,并且只编译这些区域。这种方法可以显著减少设计编译时间,实现每天进行多次迭代,并促进更高效地达成时序收敛。
使用基于块的编译,您可以启用Fast Preserve选项,该选项在布局布线初始化期间屏蔽分区网表,以便在编译期间仅使用分区边界上与设计中其余部分对接的逻辑。通过实现该方法,编译器执行综合、布局、布线和分区所需的时间得到有效减少。因此,整个编译过程变得更加高效。从而能够更快地生成分区所需的配置。编译时间的缩短可以加快迭代速度,并有助于 及时完成设计实现阶段。
创建划分功能块的分区:
- Design Partition Planner中,识别适合分区的块的大小。
一个分区通常代表设计总大小的大约15%至20%。请使用每个实体顶部栏下方的信息区域。图 138. Design Partition Planner中的实体表现
- 根据需要抽取实体和折叠实体实现独立块。。
- 对于包含相关逻辑块且具有所需大小的每个实体,请右键单击实体并点击Create Design Partition以将该实体放置在其自己的分区中。
目的在于实现分区包含相关逻辑块。
- 要使能将编译期间保留分区的逻辑简化到仅使用接口逻辑的Fast Preserve选项,请点击 Assignments > Settings > Compiler Settings > Incremental Compile > Fast Preserve。
Intel® 建议查阅 Quartus® Prime专业版用户指南:基于模块的设计以深入了解基于块的设计。本指南是提供与 Quartus® Prime专业版软件有关的详细信息,指导和讲解的综合资源。