仅对英特尔可见 — GUID: ffz1479842167445
Ixiasoft
1.1. 编译概述
1.2. 使用Compilation Dashboard
1.3. 设计网表基础设施
1.4. 使用Node Finder
1.5. Precompiled Component (PCC)生成流程
1.6. Analysis & Elaboration流程
1.7. 设计综合
1.8. 设计布局和布线
1.9. 增量式优化流程
1.10. 快进编译流程(Fast-Forward Compilation Flow)
1.11. 完整编译流程(Full Compilation Flow)
1.12. 编译监控模式
1.13. 导出编译结果
1.14. 集成其他EDA工具
1.15. Compiler优化技术
1.16. 综合语言支持
1.17. 综合设置参考
1.18. Fitter设置参考
1.19. 设计编译修订历史
仅对英特尔可见 — GUID: ffz1479842167445
Ixiasoft
2.5.1.2. HDL编码样式造成的拥塞
设计中使用的HDL编码样式也可能导致布线拥塞。 使用Chip Planner识别出拥塞区域后,查看那些区域中所放置块的HDL代码,从而确定是否通过更改代码以减少使用互连。