Quartus® Prime专业版用户指南: 设计编译

下载 PDF
ID 683236
日期 4/01/2024
Public
文档目录
文档目录 x
1. 设计编译 2. 缩短编译时间 3. Quartus® Prime专业版用户指南设计编译存档 A. Quartus® Prime专业版用户指南
1. 设计编译 x
1.1. 编译概述 1.2. 使用Compilation Dashboard 1.3. 设计网表基础设施 1.4. 使用Node Finder 1.5. Precompiled Component (PCC)生成流程 1.6. Analysis & Elaboration流程 1.7. 设计综合 1.8. 设计布局和布线 1.9. 增量式优化流程 1.10. 快进编译流程(Fast-Forward Compilation Flow) 1.11. 完整编译流程（Full Compilation Flow） 1.12. 编译监控模式 1.13. 导出编译结果 1.14. 集成其他EDA工具 1.15. Compiler优化技术 1.16. 综合语言支持 1.17. 综合设置参考 1.18. Fitter设置参考 1.19. 设计编译修订历史
1.1. 编译概述 x
1.1.1. 编译流程 1.1.2. 编译层次 1.1.3. Compute Farm上的编译
1.3. 设计网表基础设施 x
1.3.1. DNI网表Five-Box数据模型
1.6. Analysis & Elaboration流程 x
1.6.1. 探索RTL Analyzer 1.6.2. 使用情况实例
1.6.1. 探索RTL Analyzer x
1.6.1.1. Sweep Hints Viewer（扫描提示查看器） 1.6.1.2. Object Set Console（对象集设置） 1.6.1.3. 模块接口 1.6.1.4. 捆绑实例 1.6.1.5. 自动隐藏未连接的管脚 1.6.1.6. 过滤端口和网络 1.6.1.7. 展开连接
1.6.2. 使用情况实例 x
1.6.2.1. 使用Tcl命令编写常规任务脚本 1.6.2.2. 使用Tcl命令遍历设计网表 遍历基本设计对象 获得选择性设计对象
1.7. 设计综合 x
1.7.1. 准备设计综合 1.7.2. 运行综合 1.7.3. 使用RTL Files上的Synopsys* Design Constraint (SDC) 1.7.4. 综合后静态时序分析 (STA) 1.7.5. 查看综合报告 1.7.6. 查看综合动态报告
1.7.2. 运行综合 x
1.7.2.1. 综合期间保留寄存器 1.7.2.2. 保留信号以进行监控和调试
1.7.3. 使用RTL Files上的Synopsys* Design Constraint (SDC) x
1.7.3.1. 寄存SDC-on-RTL SDC文件 1.7.3.2. 应用SDC-on-RTL约束 1.7.3.3. 检查SDC-on-RTL约束 1.7.3.4. 创建SDC-on-RTL SDC文件中的约束 1.7.3.5. 使用基于实体的SDC-on-RTL约束 1.7.3.6. Types of SDC Files Used in the Quartus® Prime Software 1.7.3.7. 示例：使用SDC-on-RTL功能
1.8. 设计布局和布线 x
1.8.1. 运行Fitter 1.8.2. 查看Fitter报告
1.8.1. 运行Fitter x
1.8.1.1. Fitter命令 1.8.1.2. 禁用或使能物理综合优化
1.8.2. 查看Fitter报告 x
1.8.2.1. 规划阶段报告 1.8.2.2. 布局阶段报告 1.8.2.3. 布线阶段报告 1.8.2.4. 重定时阶段报告 1.8.2.5. 定案阶段报告
1.8.2.2. 布局阶段报告 x
1.8.2.2.1. 全局信号可视化报告
1.8.2.3. 布线阶段报告 x
1.8.2.3.1. 全局路由器拥塞热点汇总报告 1.8.2.3.2. 全局布线器线缆利用情况
1.9. 增量式优化流程 x
1.9.1. Synthesis或Fitting期间的并发分析（Concurrent Analysis） 1.9.2. 分析Compiler快照 1.9.3. 规划阶段后验证外设（I/O）
1.9.2. 分析Compiler快照 x
1.9.2.1. 运行Snapshot Viewer
1.9.2.1. 运行Snapshot Viewer x
1.9.2.1.1. 通过Snapshot Viewer分析失败路径 1.9.2.1.2. 通过Snapshot Viewer分析时钟 1.9.2.1.3. 使用Snapshot Viewer分析高扇出网络 1.9.2.1.4. 使用Snapshot查看器验证时序约束 1.9.2.1.5. 通过Snapshot Viewer分析拥塞
1.10. 快进编译流程(Fast-Forward Compilation Flow) x
1.10.1. 步骤1：运行寄存器重定时 1.10.2. 步骤2：查看Retiming结果 1.10.3. 步骤3：运行Fast Forward编译 1.10.4. 步骤4：请检查Fast Forward结果 1.10.5. 步骤5：实现Fast Forward建议 1.10.6. 重定时限制和解决方法
1.10.2. 步骤2：查看Retiming结果 x
1.10.2.1. 查找关键链
1.10.3. 步骤3：运行Fast Forward编译 x
1.10.3.1. 按层次Fast Forward编译 1.10.3.2. HyperFlex设置
1.10.4. 步骤4：请检查Fast Forward结果 x
1.10.4.1. 时钟Fmax汇总报告(Fmax Summary Report) 1.10.4.2. Fast Forward Details Report（Fast Forward详情报告）
1.11. 完整编译流程（Full Compilation Flow） x
1.11.1. 具有临时优化模式的完整编译流程
1.13. 导出编译结果 x
1.13.1. 导出版本兼容的编译数据库 1.13.2. 导入版本兼容的编译数据库 1.13.3. 创建设计分区 1.13.4. 导出设计分区 1.13.5. 重复使用设计分区 1.13.6. 查看Quartus数据库文件信息 1.13.7. 清除编译结果
1.13.6. 查看Quartus数据库文件信息 x
1.13.6.1. QDB文件属性类型
1.14. 集成其他EDA工具 x
1.14.1. 生成其他EDA工具的VQM网表
1.15. Compiler优化技术 x
1.15.1. Compiler优化模式 1.15.2. 允许寄存器重定时 1.15.3. 自动门控时钟转换 1.15.4. 使能中间Fitter快照（Intermediate Fitter Snapshot） 1.15.5. Fast Preserve选项 1.15.6. 分形综合优化
1.15.6. 分形综合优化 x
1.15.6.1. 使能或禁用Fractal Synthesis
1.16. 综合语言支持 x
1.16.1. Verilog和SystemVerilog综合支持 1.16.2. VHDL综合支持
1.16.1. Verilog和SystemVerilog综合支持 x
1.16.1.1. Verilog HDL输入设置（设置对话框） 1.16.1.2. 设计库 1.16.1.3. Verilog HDL配置 1.16.1.4. 初始构造和存储器系统任务 1.16.1.5. Verilog HDL宏
1.16.1.3. Verilog HDL配置 x
1.16.1.3.1. 层次性设计配置
1.16.2. VHDL综合支持 x
1.16.2.1. VHDL输入设置（设置对话框） 1.16.2.2. VHDL标准库和数据包 1.16.2.3. VHDL wait构造 1.16.2.4. VHDL-2019条件分析工具编译指令
1.17. 综合设置参考 x
1.17.1. 高级综合设置（Advanced Synthesis Settings）
2. 缩短编译时间 x
2.1. 影响编译结果的因素 2.2. 缩短总编译时间的策略 2.3. 缩短综合时间和综合网表优化时间 2.4. 缩短布局时间 2.5. 缩短布线时间 2.6. 缩短静态时序分析时间 2.7. 设置步骤优先 2.8. 缩短编译时间修订历史
2.2. 缩短总编译时间的策略 x
2.2.1. 运行ECO编译流程 2.2.2. 使能多处理器编译 2.2.3. 使用基于块的编译
2.2.2. 使能多处理器编译 x
2.2.2.1. 处理器基时钟频率 2.2.2.2. 随机访问存储器（RAM） 2.2.2.3. 存储
2.3. 缩短综合时间和综合网表优化时间 x
2.3.1. 缩短综合时间和综合网表优化时间的设置 2.3.2. 使用适当编码样式缩短综合时间
2.4. 缩短布局时间 x
2.4.1. 布局工作量乘法器设置
2.5. 缩短布线时间 x
2.5.1. 使用Chip Planner识别布线拥塞
2.5.1. 使用Chip Planner识别布线拥塞 x
2.5.1.1. 布线拥塞区域 2.5.1.2. HDL编码样式造成的拥塞
1. 设计编译
2. 缩短编译时间
3. Quartus® Prime专业版用户指南设计编译存档
A. Quartus® Prime专业版用户指南

1.6.2.2. 使用Tcl命令遍历设计网表

在本主题中，您可以看到Tcl命令的示例，您可以使用这些命令使用过滤器、模式和其他技术来提取设计的基本网表对象或选择性对象。

遍历基本设计对象

下表列出了从设计网表中提取分层实例、实例端口、网络和端口的Tcl命令示例：

注： 使用SDC文件中的dni:: Tcl命令时，您可以跳过添加dni::，因为read_sdc已正确添加命名空间。
表 6.  用于遍历设计对象的Tcl命令
任务 Tcl命令实例
获得顶层模块下的所有实例。 foreach_in_collection obj [dni::get_cells] { puts $obj; }
获得所有层次结构的所有设计实例。 foreach_in_collection obj [dni::get_cells -hierarchical] { puts $obj; }
直接获得层次结构实例下的所有实例使用层次结构分隔符（|）的模式 foreach_in_collection obj [dni::get_cells auto|*] { puts $obj; }
获得特定层次实例的所有直接子实例（例如，实例auto）。

# 使用dni::current_instance将浏览范围移动到auto层次实例。

dni::current_instance auto

# 获得层次实例auto的所有直接子实例。

foreach_in_collection obj [dni::get_cells] { puts $obj; }

# 将范围设置恢复到顶层设计

dni::current_instance

直接获得顶层模块下的所有网络。 foreach_in_collection obj [dni::get_nets] { puts $obj; }
获得所有层次结构的所有设计网络。 foreach_in_collection obj [dni::get_nets -hierarchical] { puts $obj; }
直接获得层次结构实例下的所有网络使用层次结构分隔符（|）的模式 foreach_in_collection obj [dni::get_nets tick|*] { puts $obj; }
直接获得特定层次结构实例下的所有子实例（例如，实例tick）。

# 使用dni::current_instance将浏览范围移动过到tick层次结构实例。

dni::current_instance tick

# 直接获得tick下的所有网络

foreach_in_collection obj [dni::get_nets] { puts $obj; }

# 将范围设置恢复到顶层设计

dni::current_instance

获得设计的所有端口。 foreach_in_collection obj [dni::get_ports] { puts $obj; }
获得设计顶层模块下直接子实例的所有实例端口。 foreach_in_collection obj [dni::get_pins] { puts $obj; }
获得特定层次实例下所有子实例的所有实例端口（例如，tick）。

# 使用dni::current_instance将浏览范围移动到tick层次结构实例。

dni::current_instance tick

# 获得tick下得所有实例端口

foreach_in_collection obj [dni::get_pins] { puts $obj; }

# Set the scope back to the top design

dni::current_instance

使用对象ID格式获得所有子实例上的所有实例端口以指定分层实例。

set inst [get_cells tick]

foreach_in_collection obj [dni::get_pins -of_objects $inst] { puts $obj; }

foreach_in_collection obj [dni::get_pins -of_objects tick|ticket[1]] { 放入 $obj; }

foreach_in_collection obj [dni::get_pins -of_objects instance::chiptrip::tick|ticket[1]] { puts $obj; }

获得选择性设计对象

您可以使用以下技术来优化您的搜索条件并从网表中提取选定的设计对象：

  • <patterns> ：通过匹配dni::get_cells，dni::get_nets和dni::get_pins命令中的模式（pattern）来提取对象。模式可以包含通配符*或者？。通配符与层次分隔符不匹配。

    对于设计层次结构中的对象：

    • 对象的层次路径名与模式（pattern）匹配。
    • 层次分隔符|将模式（pattern）拆分为单独的子模式（subpattern），每个子模式与一个层次结构级别匹配。这意味着*与层次结构不匹配。
    • 匹配的名称与当前搜索root（设计顶层模块）相关。您可以使用dni::current_instance命令。
表 7.  使用<pattern>获得选择性设计对象
使用<pattern>的任务 Tcl Command实例
获得所有第一级层次结构和叶实例。 foreach_in_collection obj [dni::get_cells *] { puts $obj; }
获得所有第二级层次结构和叶实例。 foreach_in_collection obj [dni::get_cells *|*] { puts $obj; }
获得分层实例下的所有实例，例如，auto。 foreach_in_collection obj [dni::get_cells auto|*] { puts $obj; }
获得顶层模块下的所有网络。 foreach_in_collection obj [dni::get_nets *] { puts $obj; }
获得第一级层次结构和叶实例下所有网络。 foreach_in_collection obj [dni::get_nets *|*] { puts $obj; }
获得第一级层次实例下的所有网络，例如，auto。 foreach_in_collection obj [dni::get_nets auto|*] { puts $obj; }
获得第一级层次结构和叶实例下所有实例端口。 foreach_in_collection obj [dni::get_pins *|*] { puts $obj; }
获得层次实例上的所有实例端口，例如，auto。 foreach_in_collection obj [dni::get_pins auto|*] { puts $obj; }
获得特定层次实例下所有子实例上的所有实例端口，例如，auto）。 foreach_in_collection obj [dni::get_pins auto|*|*] { puts $obj; }
  • <-of_objects> ：从输入对象集合中提取dni::get_cells，dni::get_nets，dni::get_pins和dni::get_ports的相关设计对象。请考虑以下对象关系：
    • dni::get_cells -of_objects <inst_port|net>
    • dni::get_nets -of_objects <inst_port|port|instance>
    • dni::get_pins -of_objects <instance|net>
    • dni::get_ports -of_objects <net>
表 8.  使用<-of_objects>获得选择性设计对象
使用<-of_objects>的任务 Tcl命令实例

获的输入实例端口所在的层次实例或叶实例。

foreach_in_collection obj [dni::get_cells -of_objects inst_port::chiptrip::auto|dir[0]] { puts $obj; }

foreach_in_collection obj [dni::get_cells -of_objects inst_port::chiptrip::auto|street_map[2]|q] { puts $obj; }

获得已连接的输入网络所在的层次实例或叶实例。

foreach_in_collection obj [dni::get_cells -of_objects net::chiptrip::wire_get_ticket1] { puts $obj; }

foreach_in_collection obj [dni::get_cells -of_objects net::chiptrip::auto|n5] { puts $obj; }

foreach_in_collection obj [dni::get_cells -of_objects [dni::get_nets *]] { puts $obj; }

foreach_in_collection obj [dni::get_cells -of_objects [dni::get_nets auto|*]] { puts $obj; }

获得连接叶实例端口的网络。 foreach_in_collection obj [dni::get_nets -of_objects inst_port::chiptrip::auto|street_map[0]|q] { puts $obj; }
获得连接层次实例端口的网络。 foreach_in_collection obj [dni::get_nets -of_objects inst_port::chiptrip::auto|get_ticket] { puts $obj; }
获得连接到叶实例的所有实例端口的网络。 foreach_in_collection obj [dni::get_nets -of_objects instance::chiptrip::auto|street_map[0]] { puts $obj; }
获得连接到层次实例的所有实例端口的网络。 foreach_in_collection obj [dni::get_nets -of_objects instance::chiptrip::auto] { puts $obj; }
获得连接到设计主端口的网络。 foreach_in_collection obj [dni::get_nets -of_objects port::chiptrip::gt1] { puts $obj; }
获得叶实例上的实例端口。 foreach_in_collection obj [dni::get_pins -of_objects instance::chiptrip::tick|add_0] { puts $obj; }
获得层次实例上的实例端口。 foreach_in_collection obj [dni::get_pins -of_objects instance::chiptrip::tick] { puts $obj; }
获得层次实例上的实例端口，例如，instance::chiptrip::auto。 foreach_in_collection obj [dni::get_pins -of_objects [dni::get_cells auto]] { puts $obj; }
获得通过层次网络连接的实例端口。 foreach_in_collection obj [dni::get_pins -of_objects net::chiptrip::wire_get_ticket1] { puts $obj; }
获得由顶层的层次网络连接的主端口。 foreach_in_collection obj [dni::get_ports -of_objects net::chiptrip::wire_get_ticket1] { puts $obj; }
  • <-filter> ：它根据过滤程序表达式，通过过滤从dni::get_cells，dni::get_nets，dni::get_pins和dni::get_ports返回的对象来提取对象。过滤表达式会验证每个满足其他搜索条件的对象。如果对象不满足过滤条件，则不会在结果中返回。
    过滤表达式由使用逻辑运算符组合的判别式（predicate）组成，例如&&，and/AND，||，or/OR和!。在表达式中的括号（）覆盖优先级。每个判别式（predicate）均具有以下形式： 
    prop_namerelopvalue
    ，其中
    • prop_name 是正在评估中的对象属性的名称。
    • value 是数字或字符串。您可以提供不带双引号的简单字符串。
    • relop 是如下比较运算符之一：
      • ==（平等的）
      • !=（不等于）
      • =〜（匹配，值为一个模式）
      • ！〜（不匹配，则值为一个模式）
      • >（大于）
      • <（少于）
      • >=（大于或等于）
      • <=（小于或等于）

    例如：-filter {name=~"out[*]" && ! (master_name==mod_1 || parent_name != block_1)}

表 9.  使用<-filter>获得选择性设计对象
使用<-filter>的任务 Tcl命令实例
获得顶层下的所有子实例。 foreach_in_collection obj [dni::get_cells *] { puts $obj; }
获得实例对象类型的属性。 dni::list_properties -type instance
获得非叶实例的对象 foreach_in_collection obj [dni::get_cells * -filter {is_leaf==1}] { puts $obj; }
获得层次实例的所有对象。 foreach_in_collection obj [dni::get_cells * -filter {is_leaf==0}] { puts $obj; }
返回与设计顶层模块下名称模式相匹配的层次实例（例如，t*） foreach_in_collection obj [dni::get_cells * -filter {is_leaf==0 && name=~"t*"}] { puts $obj; }
获得层次实例下的所有实例，例如，与过滤器中模块名称相匹配的auto。

Foreach_in_collection obj [dni::get_cells auto|*] { puts $obj; }

dni::get_property -name module_name -object instance::chiptrip::auto|Mux_0

foreach_in_collection obj [dni::get_cells auto|* -filter {module_name=="primitive_lib_WORKING_LIBRARY_INTERNAL/OPER_(MUX)"}] { puts $obj; }

获得可用于过滤net对象的属性。然后，获得顶层设计下具有三个连接实例端口和主端口的网络。

dni::list_properties -type net

foreach_in_collection obj [dni::get_nets -filter {number_of_ports==3}] { puts $obj; }

获得父模块下的完整设计层次结构中的所有网络，例如，auto_max。 foreach_in_collection obj [dni::get_nets -hierarchical -filter {parent_name=="auto_max"}] { puts $obj; }
获得完整设计层次结构中与net_bus相关的所有网络，例如，street_map。 foreach_in_collection obj [dni::get_nets -hierarchical -filter {net_bus_name=="street_map"} ] { puts $obj; }
获得可用于过滤实例端口对象的属性，并获得direction属性得值。然后，获取顶层设计下所有输出inst_ports。

dni::list_properties -type inst_port

dni::get_property -name direction -object inst_port::chiptrip::auto|get_ticket

foreach_in_collection obj [dni::get_pins -filter {direction==output}] { puts $obj; }

获得设计中的所有主输入端口。 foreach_in_collection obj [dni::get_ports -filter {direction==input}] { puts $obj; }
  • 组合使用<pattern>, -of_objects <obj_col>, -hierarchical, 和-filter <filter_expr> :
表 10.  组合搜索条件
使用组合搜索条件的任务  
获得设计顶层模块下符合-of_objects和-filter组合搜索条件的所有实例端口。 foreach_in_collection obj [dni::get_pins -of_objects [dni::get_cells *] -filter {direction==input}] { puts $obj; }
获得设计顶层模块下与模式和-hierarchical匹配的所有网络。 foreach_in_collection obj [dni::get_nets time* -hierarchical] { puts $obj; }
以下示例显示了组合搜索条件的限制性： 
tcl> foreach_in_collection obj [dni::get_pins clk -hierarchical]  { puts $obj; }
inst_port::chiptrip::auto|clk
inst_port::chiptrip::speed|clk
inst_port::chiptrip::tick|clk
inst_port::chiptrip::time_c|clk

 
tcl> foreach_in_collection obj [dni::get_nets time* -of_objects instance::chiptrip::time_c] { puts $obj; }
Arguments '-of_objects' and 'patterns' are mutually exclusive

 
tcl> foreach_in_collection obj [dni::get_pins -hierarchical -of_objects instance::chiptrip::time_c]  { puts $obj; }

Arguments '-of_objects' and '-hierarchical' are mutually exclusive
二级标题