仅对英特尔可见 — GUID: mtr1423534384535
Ixiasoft
1.1. 编译概述
1.2. 使用Compilation Dashboard
1.3. 设计网表基础设施
1.4. 使用Node Finder
1.5. Precompiled Component (PCC)生成流程
1.6. Analysis & Elaboration流程
1.7. 设计综合
1.8. 设计布局和布线
1.9. 增量式优化流程
1.10. 快进编译流程(Fast-Forward Compilation Flow)
1.11. 完整编译流程(Full Compilation Flow)
1.12. 编译监控模式
1.13. 导出编译结果
1.14. 集成其他EDA工具
1.15. Compiler优化技术
1.16. 综合语言支持
1.17. 综合设置参考
1.18. Fitter设置参考
1.19. 设计编译修订历史
仅对英特尔可见 — GUID: mtr1423534384535
Ixiasoft
1.10.5. 步骤5:实现Fast Forward建议
在设计RTL中实现Forward时序收敛建议并返回综合和Retime阶段以执行Hyper-Retiming并实现预测性能增益。需要实现的更改数量及类型取决于您的性能目标。 例如,如果通过异步清零信号的简单移除或转换就能达到目标fMAX,则在进行这些更改后就可停止设计优化。更多相关信息,请参阅重定时限制和解决方法。
- 在您的设计RTL中实现一个或多个Fast Forward建议,如以下技术的其中之一:
- 移除控制逻辑的限制,例如长反馈循环和状态机。
- 重构逻辑以使用功能等效的前馈或预计算路径,而不是长的组合反馈路径。
- 减少链中“长路径”的延迟。请使用标准时序收敛技术来减少延迟。过多的组合逻辑、次优布局和布线拥塞会导致路径延迟。
- 在链中的“长路径”中插入更多流水线阶段。长路径在关键链中的寄存器之间具有最大的延迟。
- 增加延迟(或将管道阶段添加到链中的“短路径”)。
- 探索性能并实现针对代码的RTL更改,一直到达到所需的性能目标。
- 实现RTL更改并通过在Compilation Dashboard上重新运行Retime阶段(它还会重新运行先决条件综合和布局布线阶段)执行Hyper-Retiming。