仅对英特尔可见 — GUID: net1473196724537
Ixiasoft
1.1. 编译概述
1.2. 使用Compilation Dashboard
1.3. 设计网表基础设施
1.4. 使用Node Finder
1.5. Precompiled Component (PCC)生成流程
1.6. Analysis & Elaboration流程
1.7. 设计综合
1.8. 设计布局和布线
1.9. 增量式优化流程
1.10. 快进编译流程(Fast-Forward Compilation Flow)
1.11. 完整编译流程(Full Compilation Flow)
1.12. 编译监控模式
1.13. 导出编译结果
1.14. 集成其他EDA工具
1.15. Compiler优化技术
1.16. 综合语言支持
1.17. 综合设置参考
1.18. Fitter设置参考
1.19. 设计编译修订历史
仅对英特尔可见 — GUID: net1473196724537
Ixiasoft
1.8.1.1. Fitter命令
使用Fitter命令从Processing菜单或Compilation Dashboard启动Fitter处理。
命令 | 描述 |
---|---|
Start Fitter (Plan) |
加载已综合的外设布局数据和约束,并将外设单元分配到为器件I/O资源。该命令创建规划后的快照。 |
Start Fitter (Place) |
将所有内核单元布局到合法位置。该命令创建布局后的快照。 |
Start Fitter (Route) |
创建设计中单元之间的所有布线。该命令创建布线后的快照。 |
Start Fitter (Retime) |
执行寄存器重定时并将现有寄存器移入Hyper-Registers,通过移除重定时限制和消除关键路径来提高性能。Compiler可能会报告Retime阶段之后短路径的保持违规。此命令会创建重定时快照。 |
Start Fitter (Finalize) |
对设计进行布局布线后优化。在Fitter(最终确定)阶段通过沿路径布置电缆线以便Fitter识别并纠正存在保持违规的短路径。纠正保持违规后,Fitter执行以下物理综合优化,以进一步改善建立时序:具体为针对 Agilex™ 7器件的重新定时、LUT和 ALM旋转、重新综合逻辑、电缆线LUT移除、反相器优化和偏斜优化。此阶段将不需要的tile从High Speed(高速)转换为Low Power(低功耗)。此命令创建最终快照。对于 Stratix® 10和 Agilex™ 7设计,Fitter还会运行布局布线后修复,以纠正重定过程中遗留的任何短路径保持违规。 |
注: Compiler在Compilation Report > Fitter部分报告违规。在Fitter (Finalize) 阶段通过沿路径布置电缆线以便Fitter识别并纠正有保持违规的短路径。