仅对英特尔可见 — GUID: ytj1533931508178
Ixiasoft
1.1. 编译概述
1.2. 使用Compilation Dashboard
1.3. 设计网表基础设施
1.4. 使用Node Finder
1.5. Precompiled Component (PCC)生成流程
1.6. Analysis & Elaboration流程
1.7. 设计综合
1.8. 设计布局和布线
1.9. 增量式优化流程
1.10. 快进编译流程(Fast-Forward Compilation Flow)
1.11. 完整编译流程(Full Compilation Flow)
1.12. 编译监控模式
1.13. 导出编译结果
1.14. 集成其他EDA工具
1.15. Compiler优化技术
1.16. 综合语言支持
1.17. 综合设置参考
1.18. Fitter设置参考
1.19. 设计编译修订历史
仅对英特尔可见 — GUID: ytj1533931508178
Ixiasoft
1.13.3. 创建设计分区
设计分区是逻辑命名的层次边界,可将其约束到设计实例中。定义一个设计分区可支持优化和锁定各个块的编译结果。然后可选择导出设计分区编译结果以复用于另一环境,如,复用于另一工程。
图 118. 设计层次中的设计分区
按照如下步骤创建并修改设计分区:
- Quartus® Prime软件中,打开要进行分区的工程。
- 运行以下其中一个命令生成综合或最终编译结果:
- 点击Processing > Start > Start Analysis & Synthesis生成综合后的编译结果。
- 点击Processing > Start Compilation生成最终编译结果。
- 在Project Navigator中,右键单击Hierarchy选项卡中的实例,点击Design Partition > Set as Design Partition。
图 119. 从Project Hierarchy创建Design Partition
- 查看并编辑工程中的所有设计分区,点击Assignments > Design Partitions Window。
图 120. 设计分区窗口(Design Partitions Window)
- 在Design Partitions Window中指定设计分区的属性。可用设置如下:
表 28. 设计分区设置 选项 说明 Partition Name 指定分区名称。每个分区名称必须唯一,且仅由字母数字字符组成。 Quartus® Prime软件自动为每个工程版本创建顶层(|)"root_partition" 。 Hierarchy Path 对约束到分区的实体实例指定层次路径。可在Create New Partition对话框中指定该值。根分区层次路径为|。 Type 双击指定分区类型,这些分区控制Compiler如何处理和实现分区: - Default—标识标准分区。Compiler使用关联设计源文件处理分区。
- Reconfigurable—标识局部可重配置流程中可重新配置的分区。允许在PR流中重新分配分区的同时,指定Reconfigurable类型保留综合结果。
- Reserved Core—标识基于块的设计流程中的分区,保留该分区以用于通过Consumer复用器件外设的核心开发。
Empty 指定Compiler跳过的空分区。此设置与同一分区的Reserved Core和Partition Database File设置不兼容。 Partition Database File 指定Compiler在分区编译期间使用的Partition Database File(.qdb)。导出需要重复使用的编译阶段的.qdb(综合或最终)。将.qdb约束到某个分区以在另一环境下重复使用这些结果。 Entity Re-binding - PR Flow—指定替代每个实现版本中个体的实体。
- Root Partition Reuse Flow —指定替代使用者工程中保留核心逻辑的实体。
Color 指定Chip Planner和Design Partition Planner显示中分区的颜色代码。 Post Synthesis Export File 每次运行Analysis & Synthesis,自动将分区的综合后编译结果导入指定.qdb文件。可自动导出无保留父分区的任何设计分区,包括root_partition。 Post Final Export File 每次运行Fitter的最终阶段,自动将分区的综合后编译结果导入指定.qdb文件。可自动导出无保留父分区的任何设计分区,包括root_partition。