Quartus® Prime专业版用户指南: 设计编译

ID 683236
日期 4/01/2024
Public
文档目录

2.3.2. 使用适当编码样式缩短综合时间

您的HDL代码样式也会影响综合时间。例如,如果需要推断您代码中的RAM块,就必须遵循推断RAM的指导原则。如果未正确的推断RAM块,则软件将这些块作为寄存器实现。

如果尝试推断一个大型存储器模块,则软件消耗FPGA中更多资源。从而导致布线拥塞并显著增加编译时间。如果在某些模块中看到布线高利用率,则最好查看这类模块的代码。