仅对英特尔可见 — GUID: mwh1410471197522
Ixiasoft
1.1. 编译概述
1.2. 使用Compilation Dashboard
1.3. 设计网表基础设施
1.4. 使用Node Finder
1.5. Precompiled Component (PCC)生成流程
1.6. Analysis & Elaboration流程
1.7. 设计综合
1.8. 设计布局和布线
1.9. 增量式优化流程
1.10. 快进编译流程(Fast-Forward Compilation Flow)
1.11. 完整编译流程(Full Compilation Flow)
1.12. 编译监控模式
1.13. 导出编译结果
1.14. 集成其他EDA工具
1.15. Compiler优化技术
1.16. 综合语言支持
1.17. 综合设置参考
1.18. Fitter设置参考
1.19. 设计编译修订历史
仅对英特尔可见 — GUID: mwh1410471197522
Ixiasoft
2.3.2. 使用适当编码样式缩短综合时间
您的HDL代码样式也会影响综合时间。例如,如果需要推断您代码中的RAM块,就必须遵循推断RAM的指导原则。如果未正确的推断RAM块,则软件将这些块作为寄存器实现。
如果尝试推断一个大型存储器模块,则软件消耗FPGA中更多资源。从而导致布线拥塞并显著增加编译时间。如果在某些模块中看到布线高利用率,则最好查看这类模块的代码。