仅对英特尔可见 — GUID: mtr1430270862736
Ixiasoft
2.4.2.1. 高速时钟域(High-Speed Clock Domains)
2.4.2.2. 重构回路(Restructuring Loops)
2.4.2.3. 控制信号反压(Control Signal Backpressure)
2.4.2.4. 使用FIFO状态信号的流程控制
2.4.2.5. 包含skid缓冲器的流程控制
2.4.2.6. Read-Modify-Write存储器
2.4.2.7. 计数器和累加器
2.4.2.8. 状态机
2.4.2.9. 储存器
2.4.2.10. DSP模块
2.4.2.11. 一般逻辑
2.4.2.12. 求模与除法
2.4.2.13. 复位
2.4.2.14. 硬件重用
2.4.2.15. 算法要求
2.4.2.16. FIFO
2.4.2.17. 三元加法器(Ternary Adders)
5.2.1. 不足的寄存器(insufficient Registers)
5.2.2. 短路径/长路径(short path/long path)
5.2.3. 快进限制(Fast Forward Limit)
5.2.4. 回路(loop)
5.2.5. 每个时钟域一个关键链
5.2.6. 相关时钟组中的关键链
5.2.7. 复杂的关键链
5.2.8. 延伸到可定位的节点
5.2.9. 域边界入口和域边界出口(Domain Boundary Entry and Domain Boundary Exit)
5.2.10. 包括双时钟存储器的关键链
5.2.11. 关键链比特和总线
5.2.12. 延迟线
仅对英特尔可见 — GUID: mtr1430270862736
Ixiasoft
2.4.2.9.5. 未寄存的RAM输出
要实现最高性能,需要在使用任何组合逻辑中的数据之前寄存存储器模块的输出。直接通过未寄存的存储器输出来驱动组合逻辑能够导致一条包含不足寄存器的关键链。
如果使用read-during-write新数据模式来实现RAM,那么您会无意识地使用未寄存的存储器输出,随后是组合逻辑。Compiler通过用于比较读写地址的存储器模块外的软核逻辑来实现此模式。此模式多路复用直接写入到输出的数据。如果想要实现最高性能,那么就不要使用read-during-write新数据模式。