仅对英特尔可见 — GUID: zgp1488997307987
Ixiasoft
2.4.2.1. 高速时钟域(High-Speed Clock Domains)
2.4.2.2. 重构回路(Restructuring Loops)
2.4.2.3. 控制信号反压(Control Signal Backpressure)
2.4.2.4. 使用FIFO状态信号的流程控制
2.4.2.5. 包含skid缓冲器的流程控制
2.4.2.6. Read-Modify-Write存储器
2.4.2.7. 计数器和累加器
2.4.2.8. 状态机
2.4.2.9. 储存器
2.4.2.10. DSP模块
2.4.2.11. 一般逻辑
2.4.2.12. 求模与除法
2.4.2.13. 复位
2.4.2.14. 硬件重用
2.4.2.15. 算法要求
2.4.2.16. FIFO
2.4.2.17. 三元加法器(Ternary Adders)
5.2.1. 不足的寄存器(insufficient Registers)
5.2.2. 短路径/长路径(short path/long path)
5.2.3. 快进限制(Fast Forward Limit)
5.2.4. 回路(loop)
5.2.5. 每个时钟域一个关键链
5.2.6. 相关时钟组中的关键链
5.2.7. 复杂的关键链
5.2.8. 延伸到可定位的节点
5.2.9. 域边界入口和域边界出口(Domain Boundary Entry and Domain Boundary Exit)
5.2.10. 包括双时钟存储器的关键链
5.2.11. 关键链比特和总线
5.2.12. 延迟线
仅对英特尔可见 — GUID: zgp1488997307987
Ixiasoft
2.2.7. 初始上电条件
上电时的设计初始条件代表时钟周期0的设计状态。初始条件高度依赖于基础器件技术。一旦设计离开初始状态,就没有自动方法返回到该状态。换句话说,初始状态是一个过渡状态而不是功能状态。另外,其他设计组件可能会影响初始状态的有效性。例如,上电时尚未锁定的PLL可能会影响初始状态。
因此,当对 Intel® Hyperflex™ 体系结构FPGA进行设计时不要依赖于初始条件,而是使用一个复位信号将设计置于一个已知的功能状态下,直到所有接口都上电,锁定并受训为止。