Intel® Hyperflex™ 体系结构高性能设计手册

ID 683353
日期 7/13/2020
Public

本文档可提供新的版本。客户应 单击此处 前往查看最新版本。

文档目录

2.4.2.2. 重构回路(Restructuring Loops)

由于回路从根本上限制了性能,因此回路是重构技术的主要目标。 回路是电路中的反馈路径。一些回路是简单并且短的,在反馈路径上有很少的组合逻辑。而另一些回路要复杂得多,在回到原始寄存器的途中可能会经过其他多个寄存器。 所有有用的电路都包含回路。

Compiler从不将寄存器重定时到回路中,因为在回路中添加流水线阶段会改变功能。然而,通过手动更改RTL来重构回路可以提高性能。通过Fast Forward compile分析性能瓶颈后执行回路优化,对您设计中的新RTL也应用这些技术。