仅对英特尔可见 — GUID: mtr1430270860472
Ixiasoft
2.4.2.1. 高速时钟域(High-Speed Clock Domains)
2.4.2.2. 重构回路(Restructuring Loops)
2.4.2.3. 控制信号反压(Control Signal Backpressure)
2.4.2.4. 使用FIFO状态信号的流程控制
2.4.2.5. 包含skid缓冲器的流程控制
2.4.2.6. Read-Modify-Write存储器
2.4.2.7. 计数器和累加器
2.4.2.8. 状态机
2.4.2.9. 储存器
2.4.2.10. DSP模块
2.4.2.11. 一般逻辑
2.4.2.12. 求模与除法
2.4.2.13. 复位
2.4.2.14. 硬件重用
2.4.2.15. 算法要求
2.4.2.16. FIFO
2.4.2.17. 三元加法器(Ternary Adders)
5.2.1. 不足的寄存器(insufficient Registers)
5.2.2. 短路径/长路径(short path/long path)
5.2.3. 快进限制(Fast Forward Limit)
5.2.4. 回路(loop)
5.2.5. 每个时钟域一个关键链
5.2.6. 相关时钟组中的关键链
5.2.7. 复杂的关键链
5.2.8. 延伸到可定位的节点
5.2.9. 域边界入口和域边界出口(Domain Boundary Entry and Domain Boundary Exit)
5.2.10. 包括双时钟存储器的关键链
5.2.11. 关键链比特和总线
5.2.12. 延迟线
仅对英特尔可见 — GUID: mtr1430270860472
Ixiasoft
2.4.2.9.1. Intel® Hyperflex™ 体系结构真双端口存储器
Intel® Hyperflex™ 体系结构支持真双端口存储器结构。真双端口存储器支持同时进行两个写操作和两个读操作。
与以前的Intel FPGA技术相比, Intel® Hyperflex™ 体系结构嵌入式存储器组件(M20K)的操作模式略有不同,包括用于读/写访问的混合宽度比率。
Intel® Hyperflex™ 体系结构支持独立时钟模式下的真双端口存储器。在此模式下使用存储器时,与此存储器相关的最大fMAX为600 MHz。