Intel® Hyperflex™ 体系结构高性能设计手册

ID 683353
日期 7/13/2020
Public

本文档可提供新的版本。客户应 单击此处 前往查看最新版本。

文档目录

2.4.1.4.3. 回路流水线和综合优化

回路流水线技术最初创建更多的逻辑来优化此回路,导致更少的器件资源。虽然这种技术在某些情况下可能会增加逻辑使用,但设计综合可以进一步减少优化期间的逻辑。

综合优化各种逻辑云。在前面的例子中,综合确保了包含g*g*g*g的逻辑云小于实现模块g的四个实例。这种尺寸的减小是因为LUT实际上有六个输入,逻辑崩溃,共享一些LUT。此外,Hyper-Retimer重定时此更小的逻辑云中和周围的寄存器,从而使得逻辑对时序要求更低。