仅对英特尔可见 — GUID: xzk1504069949607
Ixiasoft
2.4.2.1. 高速时钟域(High-Speed Clock Domains)
2.4.2.2. 重构回路(Restructuring Loops)
2.4.2.3. 控制信号反压(Control Signal Backpressure)
2.4.2.4. 使用FIFO状态信号的流程控制
2.4.2.5. 包含skid缓冲器的流程控制
2.4.2.6. Read-Modify-Write存储器
2.4.2.7. 计数器和累加器
2.4.2.8. 状态机
2.4.2.9. 储存器
2.4.2.10. DSP模块
2.4.2.11. 一般逻辑
2.4.2.12. 求模与除法
2.4.2.13. 复位
2.4.2.14. 硬件重用
2.4.2.15. 算法要求
2.4.2.16. FIFO
2.4.2.17. 三元加法器(Ternary Adders)
5.2.1. 不足的寄存器(insufficient Registers)
5.2.2. 短路径/长路径(short path/long path)
5.2.3. 快进限制(Fast Forward Limit)
5.2.4. 回路(loop)
5.2.5. 每个时钟域一个关键链
5.2.6. 相关时钟组中的关键链
5.2.7. 复杂的关键链
5.2.8. 延伸到可定位的节点
5.2.9. 域边界入口和域边界出口(Domain Boundary Entry and Domain Boundary Exit)
5.2.10. 包括双时钟存储器的关键链
5.2.11. 关键链比特和总线
5.2.12. 延迟线
仅对英特尔可见 — GUID: xzk1504069949607
Ixiasoft
2.4.1.4.3. 回路流水线和综合优化
回路流水线技术最初创建更多的逻辑来优化此回路,导致更少的器件资源。虽然这种技术在某些情况下可能会增加逻辑使用,但设计综合可以进一步减少优化期间的逻辑。
综合优化各种逻辑云。在前面的例子中,综合确保了包含g*g*g*g的逻辑云小于实现模块g的四个实例。这种尺寸的减小是因为LUT实际上有六个输入,逻辑崩溃,共享一些LUT。此外,Hyper-Retimer重定时此更小的逻辑云中和周围的寄存器,从而使得逻辑对时序要求更低。