Intel® Hyperflex™ 体系结构高性能设计手册

ID 683353
日期 7/13/2020
Public

本文档可提供新的版本。客户应 单击此处 前往查看最新版本。

文档目录

2. Intel® Hyperflex™ 体系结构RTL设计指南

本章节介绍了RTL设计技术,通过RTL设计技术实现 Intel® Hyperflex™ 体系结构FPGA中的最高时钟速率。 Intel® Hyperflex™ 体系结构FPGA支持的最大时钟速率明显高于前几代FPGA。
注: 避免违反RTL设计规则可以提高设计的可靠性,时序性能和逻辑利用率。 Intel® Quartus® Prime软件包括Design Assistant设计规则检查工具,可帮助避免违反设计规则。这些规则包括Hyper-Retimer Readiness Rules (HRR),专门用于 Intel® Hyperflex™ 体系结构FPGA设计,如使用Design Assistant进行设计规则检查所描述。