英特尔Agilex® 7嵌入式存储器用户指南

下载 PDF
在收藏夹中：
Agilex™ 7 M-Series FPGA and SoC FPGA SupportAgilex™ 7 I-Series FPGA and SoC FPGA SupportProgramming, Reference & Implementation Guides for DevelopersAgilex™ 7 FPGAs and SoC FPGAs Support
ID 683241
日期 4/10/2023
Public
文档目录
文档目录 x
1. 英特尔Agilex® 7嵌入式存储器概述 2. 英特尔Agilex® 7嵌入式存储器架构和特性 3. 英特尔Agilex® 7嵌入式存储器设计考量 4. 英特尔Agilex® 7嵌入式存储器IP参考 5. 英特尔Agilex® 7嵌入式存储器调试 6. 英特尔Agilex® 7嵌入式存储器用户指南存档 7. 英特尔Agilex® 7嵌入式存储器用户指南修订历史
1. 英特尔Agilex® 7嵌入式存储器概述 x
1.1. 英特尔Agilex® 7嵌入式存储器特性
2. 英特尔Agilex® 7嵌入式存储器架构和特性 x
2.1. 英特尔Agilex® 7 M系列M20K模块中的Fabric Network-On-Chip（NoC） 2.2. 英特尔Agilex® 7嵌入式存储器模块中的字节使能(Byte Enable) 2.3. 地址时钟使能支持 2.4. 异步清零和同步清零 2.5. 存储模块错误纠正编码(ECC)支持 2.6. 英特尔Agilex® 7嵌入式存储器时钟模式 2.7. 英特尔Agilex® 7嵌入式存储器配置 2.8. Force-to-Zero（强制归零） 2.9. Coherent（一致性）读存储器 2.10. 冻结逻辑(Freeze logic) 2.11. 真双端口双时钟仿真器 2.12. 读和写地址寄存器的初始值 2.13. M20K模块中的时序/功耗优化功能 2.14. 英特尔Agilex® 7支持的嵌入式存储器IP
2.2. 英特尔Agilex® 7嵌入式存储器模块中的字节使能(Byte Enable) x
2.2.1. 字节使能控制 2.2.2. 数据字节输出 2.2.3. 字节使能行为
2.5. 存储模块错误纠正编码(ECC)支持 x
2.5.1. 奇偶校验位 2.5.2. ECC奇偶校验位翻转(ECC Parity Flip) 2.5.3. ECC Read-During-Write行为 2.5.4. 纠错码真值表
2.6. 英特尔Agilex® 7嵌入式存储器时钟模式 x
2.6.1. 单一时钟模式（Single Clock Mode） 2.6.2. 读/写时钟模式(Read/Write Clock Mode) 2.6.3. 输入/输出时钟模式(Input/Output Clock Mode) 2.6.4. 时钟模式下的异步/同步清零 2.6.5. 同步读/写中的输出读数据 2.6.6. 时钟模式下的独立时钟使能
2.7. 英特尔Agilex® 7嵌入式存储器配置 x
2.7.1. 混合宽度端口配置
2.9. Coherent（一致性）读存储器 x
2.9.1. 转发逻辑(Forwarding Logic)
3. 英特尔Agilex® 7嵌入式存储器设计考量 x
3.1. 考虑存储器模块选择 3.2. 考虑并发读取行为 3.3. 自定义Read-During-Write行为 3.4. 考虑上电状态和存储器初始化 3.5. 降低功耗 3.6. 避免提供不确定性输入 3.7. 避免同时更改时钟信号和其他控制信号 3.8. 英特尔 Quartus Prime软件中针对存储器的高级设置 3.9. 考虑存储器深度设置 3.10. M20K嵌入式存储器块输入时钟质量要求
3.3. 自定义Read-During-Write行为 x
3.3.1. Same-Port Read-During-Write模式 3.3.2. Mixed-Port Read-During-Write模式
4. 英特尔Agilex® 7嵌入式存储器IP参考 x
4.1. 片上存储器RAM和ROM Intel® FPGA IP核 4.2. eSRAM 英特尔Agilex® FPGA IP 4.3. FIFO Intel® FPGA IP 4.4. 移位寄存器（基于RAM） Intel® FPGA IP
4.1. 片上存储器RAM和ROM Intel® FPGA IP核 x
4.1.1. RAM和ROM Intel® FPGA IP的发布信息 4.1.2. RAM: 1-PORT Intel® FPGA IP参数 4.1.3. RAM: 2-PORT Intel® FPGA IP参数 4.1.4. RAM: 4-PORT Intel® FPGA IP参数 4.1.5. ROM: 1-PORT Intel® FPGA IP参数 4.1.6. ROM: 2-PORT Intel® FPGA IP参数 4.1.7. 手动更改参数设置 4.1.8. RAM和ROM接口信号
4.1.7. 手动更改参数设置 x
4.1.7.1. RAM和ROM参数设置
4.2. eSRAM 英特尔Agilex® FPGA IP x
4.2.1. eSRAM 英特尔Agilex® FPGA IP的发布信息 4.2.2. eSRAM系统特性 4.2.3. eSRAM 英特尔Agilex® FPGA IP参数 4.2.4. eSRAM 英特尔Agilex® FPGA IP接口信号 4.2.5. eSRAM时序图
4.2.2. eSRAM系统特性 x
4.2.2.1. eSRAM规格
4.3. FIFO Intel® FPGA IP x
4.3.1. FIFO Intel® FPGA IP的发布信息 4.3.2. 配置方法 4.3.3. 规范 4.3.4. FIFO功能时序要求 4.3.5. SCFIFO ALMOST_EMPTY功能时序 4.3.6. FIFO输出状态标志和延迟 4.3.7. FIFO亚稳性保护及相关选项 4.3.8. FIFO同步清零和异步清零效果 4.3.9. SCFIFO和DCFIFO Show-Ahead模式 4.3.10. 不同的输入和输出宽度 4.3.11. DCFIFO时序约束设置 4.3.12. 手动例化的编码实例 4.3.13. 设计实例 4.3.14. 时钟域交叉处的格雷码（Gray-Code）计数器传输 4.3.15. 嵌入式存储器ECC功能指南 4.3.16. FIFO Intel® FPGA IP参数 4.3.17. 复位方案(reset scheme)
4.3.3. 规范 x
4.3.3.1. Verilog HDL原型开发（Verilog HDL Prototype） 4.3.3.2. VHDL组件声明 4.3.3.3. VHDL LIBRARY-USE声明 4.3.3.4. FIFO信号 4.3.3.5. FIFO参数设置
4.3.8. FIFO同步清零和异步清零效果 x
4.3.8.1. 编译DCFIFO时恢复和移除时序违规告警
4.3.11. DCFIFO时序约束设置 x
4.3.11.1. 嵌入式时序约束 4.3.11.2. 用户可配置的时序约束
4.3.11.2. 用户可配置的时序约束 x
4.3.11.2.1. SDC命令
4.4. 移位寄存器（基于RAM） Intel® FPGA IP x
4.4.1. 移位寄存器（基于RAM）的发布信息 Intel® FPGA IP 4.4.2. Shift Register（基于RAM） Intel® FPGA IP功能特征 4.4.3. Shift Register (基于RAM) Intel® FPGA IP常规描述 4.4.4. Shift Register (基于RAM) Intel® FPGA IP参数设置 4.4.5. 移位寄存器端口和参数设置
1. 英特尔Agilex® 7嵌入式存储器概述
2. 英特尔Agilex® 7嵌入式存储器架构和特性
3. 英特尔Agilex® 7嵌入式存储器设计考量
4. 英特尔Agilex® 7嵌入式存储器IP参考
5. 英特尔Agilex® 7嵌入式存储器调试
6. 英特尔Agilex® 7嵌入式存储器用户指南存档
7. 英特尔Agilex® 7嵌入式存储器用户指南修订历史

2.14. 英特尔Agilex® 7支持的嵌入式存储器IP

表 13.   英特尔Agilex® 7存储器IP此表格列出并描述了 英特尔Agilex® 7嵌入式存储器模块中支持的IP核。
IP 支持的存储器模式 M20K支持 MLAB支持 eSRAM支持 描述
RAM: 1-PORT Intel® FPGA IP Single-port RAM Yes Yes No 一次只能执行一个读或一个写操作。

使用读使能端口控制写操作期间的RAM输出端口行为：

  • 保留最近有效读使能期间保持的之前值—创建一个读使能端口并在解除置位此端口的情况下执行写操作
  • 显示正在写入的新数据，该地址上的旧数据，或者Don't Care值(当read-during-write出现在同一地址上)—请勿创建read-enable信号，或者在写操作期间启用读使能。
RAM: 2-PORT Intel® FPGA IP Simple dual-port RAM Yes Yes No 您可以对不同位置同时执行读写操作，其中端口Ａ进行写操作，端口Ｂ进行读操作。
RAM: 2-PORT Intel® FPGA IP True dual-port RAM Yes No No 您可以执行两个端口操作的任意组合：在单时钟模式上的两个读操作、两个写操作，或者一个读操作和一个写操作。
RAM: 4-PORT Intel® FPGA IP Simple quad-port RAM Yes No No 您可以同时对不同位置执行两个读和两个写操作，其中写地址是在address_a和address_b信号/端口指定的，读取地址在address2_a和address2_b信号/端口。
ROM: 1-PORT Intel® FPGA IP Single-port ROM Yes Yes No

仅有一个地址端口可用于读操作。

可将存储器模块可用作ROM。

  • 使用.mif或.hex初始化存储器模块的ROM数据。
  • ROM的地址线在M20K块中寄存，但是在MLAB中可以是未寄存状态。
  • 输出可以被寄存也可以未寄存。
  • 输出寄存器能够被异步或同步清零。
  • ROM的读操作与单端口RAM配置中的读操作相同。
ROM: 2 PORT Intel® FPGA IP Dual-port ROM Yes No No

双端口ROM与单端口ROM具有几乎相似的功能端口。不同之处在于双端口ROM有一个额外的地址端口用于读操作。

可将该存储器模块可用作ROM。

  • 使用.mif或.hex初始化存储器模块的ROM数据。
  • ROM的地址线被寄存在M20K块上。
  • 输出可以被寄存，也可以未寄存。
  • 输出寄存器能够被异步或同步清零。
  • ROM的读操作与真双端口RAM配置中的读操作相同。
Shift Register (基于RAM) Intel® FPGA IP — Yes Yes No

使用存储器块作为移位寄存器来保存逻辑单元和布线资源。

该模式在需要本地数据存储（例如：有限脉冲响应(FIR)滤波器、伪随机数生成器、多通道滤波和自相关与互相关函数）的DSP应用程序中很有用。传统上，使用标准触发器（flip-flop）实现本地数据存储，然而使用触发器实现大型移位寄存器会消耗大量逻辑资源。

移位寄存器的大小（w × m × n）是由输入数据宽度（w）、抽头（tap）长度（m）和抽头数量（n）决定。通过级联存储器模块，能够实现较大的移位寄存器。

FIFO Intel® FPGA IP — Yes Yes No

可将存储器模块用作FIFO缓存。使用SCFIFO和DCFIFO功能实现您设计中的单时钟和双时钟异步FIFO缓存。

对于使用许多小而浅的FIFO缓存的设计而言，MLAB是FIFO模式的最理想选择。然而，MLAB并不支持混合宽度FIFO模式。
eSRAM 英特尔Agilex® FPGA IP — No No Yes

使用eSRAM存储器（大型存储器）执行单次读写的方法。eSRAM存储器有 4个端口。每个 端口有专用写地和读地址，以及写使能和读使能控制信号，来动态控制读和写操作。

警告：
为避免损坏存储器数据，请不要在读写操作期间违反任何嵌入式存储器模块输入寄存器上的建立及保持时间。此限制适用于single-port RAM、simple dual-port RAM、true dual-port RAM、simple quad-port RAM或ROM模式下使用存储器模块时。
相关信息
二级标题