仅对英特尔可见 — GUID: sam1403476273694
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403476273694
Ixiasoft
2.2.5. 指南:控制时钟以降低功耗
通过控制每个存储器模块的时钟来降低设计中的AC功耗:
- 使用读使能信号确保仅在必要时进行读操作。如果您的设计不需要read-during-write,则在写操作过程中或者无存储器操作期间,通过解除读使能信号来降低功率。
- 使用 Intel® Quartus® Prime软件自动将未使用的存储器模块置于低功耗状态来降低静态功耗。