仅对英特尔可见 — GUID: sam1403478535459
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403478535459
Ixiasoft
6.4.5. DQS逻辑模块
每个DQS/CQ/CQn/QK#管脚均连接到不同的DQS逻辑块,其中包括更新使能电路、DQS延迟链和DQS后同步码电路。
下图显示DQS逻辑块。
图 131. Cyclone® V器件中的DQS逻辑块