F-Tile PMA and FEC Direct PHY Multirate Intel FPGA IP用户指南

下载 PDF
ID 720998
日期 4/01/2024
Public
文档目录
文档目录 x
1. 引言 2. 接口概述 3. 参数 4. 使用IP Core进行设计 5. 模块描述 6. 配置寄存器概述 7. F-Tile PMA and FEC Direct PHY Multirate Intel FPGA IP用户指南归档 8. F-Tile PMA and FEC Direct PHY Multirate Intel FPGA IP用户指南的文档修订历史
1. 引言 x
1.1. IP内核概述 1.2. 发布信息 1.3. 器件系列支持 1.4. 器件速度等级支持 1.5. 资源使用 1.6. 相关文档
1.1. IP内核概述 x
1.1.1. 重配置组(Reconfiguration Group) 1.1.2. 基本设置文件(Base Profile) 1.1.3. 次级设置文件(Secondary Profile) 1.1.4. 启动设置文件(Startup Profile) 1.1.5. 受支持的重配置组
2. 接口概述 x
2.1. 时钟信号 2.2. 复位信号 2.3. TX和RX并行和串行信号 2.4. 自定义节奏(Custom Cadence)控制和状态信号 2.5. TX和RX PMA状态信号 2.6. RS-FEC信号 2.7. TX和RX PMA FIFO信号 2.8. PMA Avalon存储器映射信号 2.9. Datapath Avalon存储器映射信号
3. 参数 x
3.1. 动态重配置QSF设置 3.2. 用于不同的重配置设置文件的QSF设置 3.3. 生成IP-XACT文件
3.2. 用于不同的重配置设置文件的QSF设置 x
3.2.1. 旁路RX适应 (RX Adaptation) QSF设置
4. 使用IP Core进行设计 x
4.1. Intel® FPGA IP core的安装和许可 4.2. 指定IP Core参数和选项 4.3. 生成的文件结构 4.4. 配置F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP Core
4.1. Intel® FPGA IP core的安装和许可 x
4.1.1. Intel® FPGA IP Evaluation Mode
4.2. 指定IP Core参数和选项 x
4.2.1. 用于IP设计的参考和系统PLL时钟
4.4. 配置F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP Core x
4.4.1. 配置F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP Core的步骤
6. 配置寄存器概述 x
6.1. 控制动态重配置的重配置软核CSR寄存器 6.2. 配置寄存器
6.2. 配置寄存器 x
6.2.1. F-Tile PMA/FEC Direct PHY Intel FPGA IP Core软核CSR寄存器 6.2.2. F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP Core软核CSR寄存器
6.2.1. F-Tile PMA/FEC Direct PHY Intel FPGA IP Core软核CSR寄存器 x
6.2.1.1. 控制带分段的重配置软核CSR
1. 引言
2. 接口概述
3. 参数
4. 使用IP Core进行设计
5. 模块描述
6. 配置寄存器概述
7. F-Tile PMA and FEC Direct PHY Multirate Intel FPGA IP用户指南归档
8. F-Tile PMA and FEC Direct PHY Multirate Intel FPGA IP用户指南的文档修订历史

1.1. IP内核概述

F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP是F-Tile PMA/FEC Direct PHY Intel FPGA IP的多速率版本, 旨在用于动态重配置。
IP提供了用于指定启动设置和目标动态重配置设置的选项。在生成过期间，IP例化F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP用于其启动和动态重配置设置文件。
注： 当前，F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP只能与F-Tile Dynamic Reconfiguration Suite Intel FPGA IP一起使用。请参考F-Tile动态重配置设计示例用户指南来快速了解如何连接和仿真这两个IP。

该IP当前支持以下重配置模式：
  • 数据速率重配置
  • 参考时钟切换
  • PMA宽度重配置
  • RS-FEC模式重配置
  • 双工和单工模式重配置
  • PMA Direct到FEC Direct模式重配置
  • FEC到非FEC模式重配置
  • PAM4到NRZ信号传输重配置
  • TX FGT PLL重配置
  • RX FGT CDR重配置
  • TX/RX用户时钟重配置
该IP当前不支持以下重配置模式：
  • FGT到FHT重配置
  • 双工模式到单工模式重配置
  • 系统PLL重配置
  • 系统PLL的参考时钟重配置

F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP使您能够使能Datapath Avalon® Memory-Mapped Interface以访问软核CSR和重配置软核CSR寄存器，并使能PMA Avalon® Memory-Mapped Interface以访问PMA寄存器。


本章节内容
重配置组(Reconfiguration Group)
基本设置文件(Base Profile)
次级设置文件(Secondary Profile)
启动设置文件(Startup Profile)
受支持的重配置组

二级标题