F-Tile PMA and FEC Direct PHY Multirate Intel FPGA IP用户指南

下载 PDF
ID 720998
日期 4/01/2024
Public
文档目录
文档目录 x
1. 引言 2. 接口概述 3. 参数 4. 使用IP Core进行设计 5. 模块描述 6. 配置寄存器概述 7. F-Tile PMA and FEC Direct PHY Multirate Intel FPGA IP用户指南归档 8. F-Tile PMA and FEC Direct PHY Multirate Intel FPGA IP用户指南的文档修订历史
1. 引言 x
1.1. IP内核概述 1.2. 发布信息 1.3. 器件系列支持 1.4. 器件速度等级支持 1.5. 资源使用 1.6. 相关文档
1.1. IP内核概述 x
1.1.1. 重配置组(Reconfiguration Group) 1.1.2. 基本设置文件(Base Profile) 1.1.3. 次级设置文件(Secondary Profile) 1.1.4. 启动设置文件(Startup Profile) 1.1.5. 受支持的重配置组
2. 接口概述 x
2.1. 时钟信号 2.2. 复位信号 2.3. TX和RX并行和串行信号 2.4. 自定义节奏(Custom Cadence)控制和状态信号 2.5. TX和RX PMA状态信号 2.6. RS-FEC信号 2.7. TX和RX PMA FIFO信号 2.8. PMA Avalon存储器映射信号 2.9. Datapath Avalon存储器映射信号
3. 参数 x
3.1. 动态重配置QSF设置 3.2. 用于不同的重配置设置文件的QSF设置 3.3. 生成IP-XACT文件
3.2. 用于不同的重配置设置文件的QSF设置 x
3.2.1. 旁路RX适应 (RX Adaptation) QSF设置
4. 使用IP Core进行设计 x
4.1. Intel® FPGA IP core的安装和许可 4.2. 指定IP Core参数和选项 4.3. 生成的文件结构 4.4. 配置F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP Core
4.1. Intel® FPGA IP core的安装和许可 x
4.1.1. Intel® FPGA IP Evaluation Mode
4.2. 指定IP Core参数和选项 x
4.2.1. 用于IP设计的参考和系统PLL时钟
4.4. 配置F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP Core x
4.4.1. 配置F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP Core的步骤
6. 配置寄存器概述 x
6.1. 控制动态重配置的重配置软核CSR寄存器 6.2. 配置寄存器
6.2. 配置寄存器 x
6.2.1. F-Tile PMA/FEC Direct PHY Intel FPGA IP Core软核CSR寄存器 6.2.2. F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP Core软核CSR寄存器
6.2.1. F-Tile PMA/FEC Direct PHY Intel FPGA IP Core软核CSR寄存器 x
6.2.1.1. 控制带分段的重配置软核CSR
1. 引言
2. 接口概述
3. 参数
4. 使用IP Core进行设计
5. 模块描述
6. 配置寄存器概述
7. F-Tile PMA and FEC Direct PHY Multirate Intel FPGA IP用户指南归档
8. F-Tile PMA and FEC Direct PHY Multirate Intel FPGA IP用户指南的文档修订历史

3.2. 用于不同的重配置设置文件的QSF设置

除了常规QSF设置外，在某些应用中，其中一个PMA通道可能需要重配置为较低的数据速率，这可能需要旁路RX自动适应(auto adaptation)。FGT PMA使用自动RX适应，除非您在.qsf文件中添加了QSF assignment。

您需要根据设置文件信息来添加QSF设置，以旁路PMA通道的RX适应。若要添加QSF设置，您必须从<top>.tlg.rpt文件获取<top_level_instantiation_name>和设置文件信息，方法是分别搜索TX和RX的BB_F_UX_TX和BB_F_UX_RX实例和设置文件名称。

<top>.tlg.rpt文件中包含以下格式的路径：
  • <top_level_instantiation_name> : F-Tile PMA/FEC Direct PHY Multirate Intel® FPGA IP顶层实例名称。
  • <x> : 次级设置文件数，从1开始(直到已配置设置文件的最大数量)。
  • <n> : 在perxcvr[n]中，n是PMA通道数。0用于单一PMA通道配置。对于配置多个PMA通道的设置文件，这是1..<n-1>直到在此设置文件(具有相同的Profile Group ID)中设置的PMA通道的最大数量。
包含搜索BB_F_UX_TX实例的<top>.tlg.rpt文件的示例如下所示： 
; -- BB_F_UX_TX ; dut|directphy_f_dr_0|U_sec_profile2|sec_profile_2|dphy_hip_inst|persystem[0].perxcvr[2].fgt.tx_ux.x_bb_f_ux_tx ;
在上面的示例中，来自<top>.tlg.rpt文件的BB_F_UX_TX实例包含以下重配置设置文件设置：
  • <top_level_instantiation_name> : dut
  • <x> : 次级设置文件(secondary profile) = 2
  • <n> : PMA通道数(PMA lane count number) = 3, in perxcvr[2]

本章节内容
旁路RX适应 (RX Adaptation) QSF设置

二级标题