F-Tile PMA and FEC Direct PHY Multirate Intel FPGA IP用户指南

下载 PDF
ID 720998
日期 4/01/2024
Public
文档目录
文档目录 x
1. 引言 2. 接口概述 3. 参数 4. 使用IP Core进行设计 5. 模块描述 6. 配置寄存器概述 7. F-Tile PMA and FEC Direct PHY Multirate Intel FPGA IP用户指南归档 8. F-Tile PMA and FEC Direct PHY Multirate Intel FPGA IP用户指南的文档修订历史
1. 引言 x
1.1. IP内核概述 1.2. 发布信息 1.3. 器件系列支持 1.4. 器件速度等级支持 1.5. 资源使用 1.6. 相关文档
1.1. IP内核概述 x
1.1.1. 重配置组(Reconfiguration Group) 1.1.2. 基本设置文件(Base Profile) 1.1.3. 次级设置文件(Secondary Profile) 1.1.4. 启动设置文件(Startup Profile) 1.1.5. 受支持的重配置组
2. 接口概述 x
2.1. 时钟信号 2.2. 复位信号 2.3. TX和RX并行和串行信号 2.4. 自定义节奏(Custom Cadence)控制和状态信号 2.5. TX和RX PMA状态信号 2.6. RS-FEC信号 2.7. TX和RX PMA FIFO信号 2.8. PMA Avalon存储器映射信号 2.9. Datapath Avalon存储器映射信号
3. 参数 x
3.1. 动态重配置QSF设置 3.2. 用于不同的重配置设置文件的QSF设置 3.3. 生成IP-XACT文件
3.2. 用于不同的重配置设置文件的QSF设置 x
3.2.1. 旁路RX适应 (RX Adaptation) QSF设置
4. 使用IP Core进行设计 x
4.1. Intel® FPGA IP core的安装和许可 4.2. 指定IP Core参数和选项 4.3. 生成的文件结构 4.4. 配置F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP Core
4.1. Intel® FPGA IP core的安装和许可 x
4.1.1. Intel® FPGA IP Evaluation Mode
4.2. 指定IP Core参数和选项 x
4.2.1. 用于IP设计的参考和系统PLL时钟
4.4. 配置F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP Core x
4.4.1. 配置F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP Core的步骤
6. 配置寄存器概述 x
6.1. 控制动态重配置的重配置软核CSR寄存器 6.2. 配置寄存器
6.2. 配置寄存器 x
6.2.1. F-Tile PMA/FEC Direct PHY Intel FPGA IP Core软核CSR寄存器 6.2.2. F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP Core软核CSR寄存器
6.2.1. F-Tile PMA/FEC Direct PHY Intel FPGA IP Core软核CSR寄存器 x
6.2.1.1. 控制带分段的重配置软核CSR
1. 引言
2. 接口概述
3. 参数
4. 使用IP Core进行设计
5. 模块描述
6. 配置寄存器概述
7. F-Tile PMA and FEC Direct PHY Multirate Intel FPGA IP用户指南归档
8. F-Tile PMA and FEC Direct PHY Multirate Intel FPGA IP用户指南的文档修订历史

2.2. 复位信号

每个F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP内核端口都有其自己的一组复位信号。tx_reset端口的比特宽度与可能的最大分段数相同。例如，在100G-4可重配置的组中，如果系统使用全部4个PMA作为一个分段进行启动，那么所有PMA的复位都应该来自tx_reset[0]。

下表描述了作为F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP的复位接口的一部分的复位和复位状态信号。

表 8.  复位和复位状态信号
信号名称 时钟域 方向 说明
tx_reset[M-1:0] 异步 输入 TX PMA和TX数据路径的TX复位输入。在tx_reset_ack置位前，此信号必须保持置位。
rx_reset[M-1:0] 异步 输入 RX PMA和RX数据路径的RX复位输入。在rx_reset_ack置位前，此信号必须保持置位。
tx_reset_ack[M-1:0] 异步 输出 TX复位完成指示器。
rx_reset_ack[M-1:0] 异步 输出 RX复位完成指示器。
tx_am_gen_start[M-1:0] 异步 输出 当使用FEC时模式时，此信号指示何时开始发送对齐标记。一旦tx_am_gen_2x_ack置位，此信号就会清除。
tx_am_gen_2x_ack[M-1:0] 异步 输入 当使用FEC模式时，指示复位序列器自tx_am_gen_start置位以来至少已发送2个对齐标记。此信号在tx_am_gen_start置低后置低。
tx_ready[M-1:0] 异步 输出 状态端口在TX PMA和TX数据路径成功地复位并准备好进行数据传输时进行指示。
rx_ready[M-1:0] 异步 输出 如果RX去偏斜禁用：状态端口在RX PMA和RX数据路径成功地复位并准备好进行数据传输时进行指示。如果RX去偏斜使能：状态端口在RX PMA和RX数据路径成功地复位，RX去偏斜完成并准备好进行数据传输时进行指示。
二级标题