F-Tile PMA and FEC Direct PHY Multirate Intel FPGA IP用户指南

下载 PDF
ID 720998
日期 4/01/2024
Public
文档目录
文档目录 x
1. 引言 2. 接口概述 3. 参数 4. 使用IP Core进行设计 5. 模块描述 6. 配置寄存器概述 7. F-Tile PMA and FEC Direct PHY Multirate Intel FPGA IP用户指南归档 8. F-Tile PMA and FEC Direct PHY Multirate Intel FPGA IP用户指南的文档修订历史
1. 引言 x
1.1. IP内核概述 1.2. 发布信息 1.3. 器件系列支持 1.4. 器件速度等级支持 1.5. 资源使用 1.6. 相关文档
1.1. IP内核概述 x
1.1.1. 重配置组(Reconfiguration Group) 1.1.2. 基本设置文件(Base Profile) 1.1.3. 次级设置文件(Secondary Profile) 1.1.4. 启动设置文件(Startup Profile) 1.1.5. 受支持的重配置组
2. 接口概述 x
2.1. 时钟信号 2.2. 复位信号 2.3. TX和RX并行和串行信号 2.4. 自定义节奏(Custom Cadence)控制和状态信号 2.5. TX和RX PMA状态信号 2.6. RS-FEC信号 2.7. TX和RX PMA FIFO信号 2.8. PMA Avalon存储器映射信号 2.9. Datapath Avalon存储器映射信号
3. 参数 x
3.1. 动态重配置QSF设置 3.2. 用于不同的重配置设置文件的QSF设置 3.3. 生成IP-XACT文件
3.2. 用于不同的重配置设置文件的QSF设置 x
3.2.1. 旁路RX适应 (RX Adaptation) QSF设置
4. 使用IP Core进行设计 x
4.1. Intel® FPGA IP core的安装和许可 4.2. 指定IP Core参数和选项 4.3. 生成的文件结构 4.4. 配置F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP Core
4.1. Intel® FPGA IP core的安装和许可 x
4.1.1. Intel® FPGA IP Evaluation Mode
4.2. 指定IP Core参数和选项 x
4.2.1. 用于IP设计的参考和系统PLL时钟
4.4. 配置F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP Core x
4.4.1. 配置F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP Core的步骤
6. 配置寄存器概述 x
6.1. 控制动态重配置的重配置软核CSR寄存器 6.2. 配置寄存器
6.2. 配置寄存器 x
6.2.1. F-Tile PMA/FEC Direct PHY Intel FPGA IP Core软核CSR寄存器 6.2.2. F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP Core软核CSR寄存器
6.2.1. F-Tile PMA/FEC Direct PHY Intel FPGA IP Core软核CSR寄存器 x
6.2.1.1. 控制带分段的重配置软核CSR
1. 引言
2. 接口概述
3. 参数
4. 使用IP Core进行设计
5. 模块描述
6. 配置寄存器概述
7. F-Tile PMA and FEC Direct PHY Multirate Intel FPGA IP用户指南归档
8. F-Tile PMA and FEC Direct PHY Multirate Intel FPGA IP用户指南的文档修订历史

4.2. 指定IP Core参数和选项

Ip参数编辑器使您能够快速配置您自定义的IP variation。按照以下步骤在 Quartus® Prime专业版软件中指定IP core选项和参数。

  1. 如果您还没有一个集成F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP core的 Quartus® Prime专业版工程，那么您必须创建一个这样的工程。
    1. 在 Quartus® Prime专业版中，点击File > New Project Wizard创建一个新的Quartus Prime工程，或者点击File > Open Project打开一个现有的Quartus Prime工程。向导(wizard)会提示您指定一个器件。
    2. 指定器件系列 Agilex™ 7并选择一个满足IP core速度等级要求的F-tile器件。
    3. 点击Finish。
  2. 在IP Catalog中，选择F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP。然后出现New IP Variation窗口。
  3. 对新的自定义IP variation指定一个顶层名称。参数编辑器将此IP variation设置保存在名为<your_ip> .ip的文件中。
  4. 点击OK。出现参数编辑器。
  5. 为您的IP core variation指定参数。
  6. 点击Generate HDL。出现Generation对话框。
  7. 指定输出文件生成选项，然后点击Generate。根据您指定的内容生成IP variation文件。
  8. 点击Finish。参数编辑器将顶层.ip文件自动添加到当前工程。如果系统提示将.ip文件手动添加到工程中，请点击Project > Add/Remove Files in Project来添加此文件。
  9. 生成并例化您的IP variation后，进行相应的管脚分配以连接端口并设置所有相应的的per-instance RTL参数。

本章节内容
用于IP设计的参考和系统PLL时钟

二级标题