F-Tile PMA and FEC Direct PHY Multirate Intel FPGA IP用户指南

下载 PDF
ID 720998
日期 4/01/2024
Public
文档目录
文档目录 x
1. 引言 2. 接口概述 3. 参数 4. 使用IP Core进行设计 5. 模块描述 6. 配置寄存器概述 7. F-Tile PMA and FEC Direct PHY Multirate Intel FPGA IP用户指南归档 8. F-Tile PMA and FEC Direct PHY Multirate Intel FPGA IP用户指南的文档修订历史
1. 引言 x
1.1. IP内核概述 1.2. 发布信息 1.3. 器件系列支持 1.4. 器件速度等级支持 1.5. 资源使用 1.6. 相关文档
1.1. IP内核概述 x
1.1.1. 重配置组(Reconfiguration Group) 1.1.2. 基本设置文件(Base Profile) 1.1.3. 次级设置文件(Secondary Profile) 1.1.4. 启动设置文件(Startup Profile) 1.1.5. 受支持的重配置组
2. 接口概述 x
2.1. 时钟信号 2.2. 复位信号 2.3. TX和RX并行和串行信号 2.4. 自定义节奏(Custom Cadence)控制和状态信号 2.5. TX和RX PMA状态信号 2.6. RS-FEC信号 2.7. TX和RX PMA FIFO信号 2.8. PMA Avalon存储器映射信号 2.9. Datapath Avalon存储器映射信号
3. 参数 x
3.1. 动态重配置QSF设置 3.2. 用于不同的重配置设置文件的QSF设置 3.3. 生成IP-XACT文件
3.2. 用于不同的重配置设置文件的QSF设置 x
3.2.1. 旁路RX适应 (RX Adaptation) QSF设置
4. 使用IP Core进行设计 x
4.1. Intel® FPGA IP core的安装和许可 4.2. 指定IP Core参数和选项 4.3. 生成的文件结构 4.4. 配置F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP Core
4.1. Intel® FPGA IP core的安装和许可 x
4.1.1. Intel® FPGA IP Evaluation Mode
4.2. 指定IP Core参数和选项 x
4.2.1. 用于IP设计的参考和系统PLL时钟
4.4. 配置F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP Core x
4.4.1. 配置F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP Core的步骤
6. 配置寄存器概述 x
6.1. 控制动态重配置的重配置软核CSR寄存器 6.2. 配置寄存器
6.2. 配置寄存器 x
6.2.1. F-Tile PMA/FEC Direct PHY Intel FPGA IP Core软核CSR寄存器 6.2.2. F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP Core软核CSR寄存器
6.2.1. F-Tile PMA/FEC Direct PHY Intel FPGA IP Core软核CSR寄存器 x
6.2.1.1. 控制带分段的重配置软核CSR
1. 引言
2. 接口概述
3. 参数
4. 使用IP Core进行设计
5. 模块描述
6. 配置寄存器概述
7. F-Tile PMA and FEC Direct PHY Multirate Intel FPGA IP用户指南归档
8. F-Tile PMA and FEC Direct PHY Multirate Intel FPGA IP用户指南的文档修订历史

6.1. 控制动态重配置的重配置软核CSR寄存器

若要在运行时成功地重配置您的PMA通道，您可以重配置软核CSR，将分段设置从一个重配置子集更改为另一个重配置子集。

更新F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP重配置软核CSR寄存器是动态重配置流程的一部分，在下面的步骤3中有所阐述。如果您要更改分段设置，那么需要执行步骤3。正在更新的寄存器是分段数量、每个分段的PMA数量、每个PMA的速率和FEC模式。请参考F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP Core Reconfiguration Soft CSR Registers来了解关于这些寄存器的详细信息。

注： 下面描述的步骤仅适用于您使用F-Tile Dynamic Reconfiguration Suite Intel FPGA IP控制F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP的时候。
  1. 置位您想要重配置的PMA通道的tx_reset和rx_reset。等待tx_reset_ack和rx_reset_ack信号置位。
  2. 写入F-Tile Dynamic Reconfiguration Suite Intel FPGA IP控制寄存器以禁用当前的设置文件，使能目标设置文件和触发动态重配置进程的开始。请参考F-Tile Dynamic Reconfiguration Suite Intel FPGA IP User Guide来了解更多信息。
  3. 如果您使用F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP Core Reconfiguration Soft CSR Registers中描述的寄存器更改分段设置，那么需要写入F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP重配置软核CSR寄存器以确保正确地设置和更新PMA通道。请参考Configuration Registers来了解您需要写入和更新的寄存器。您仅需要控制偏移地址0x820、0x824和0x828上的寄存器，即可将分段设置从一个重配置子集模式更改为另一个模式。
    例如，如果您想要重配置PMA通道，使其在FEC禁用的情况下运行在25.78125 Gbps (25G-1)上，那么您必须配置以下地址：
    • 将数据32’b00001_00001_0001写入到20’h820。
    • 将数据32’h0写入到20’h824。
    如果您想要重配置PMA通道，使其在FEC使能的情况下运行在53.125 Gbps (50G-1)上，那么您必须配置以下地址：
    • 将数据32’b00001_00001_0010写入到20’h820。
    • 将数据32’h2写入到20’h824。
    如果您不更新分段设置，那么您可以忽略此步骤。
  4. 通过从F-Tile Dynamic Reconfiguration Suite Intel FPGA IP状态寄存器读取o_dr_new_cfg_applied状态来检查动态重配置是否完成。或者，您可以检查F-Tile Dynamic Reconfiguration Intel FPGA IP模块的o_dr_new_cfg_applied信号状态。此信号的置位表明已经动态重配置并更新了目标设置文件。请参考F-Tile Dynamic Reconfiguration Suite Intel FPGA IP User Guide来了解更多信息。
  5. 置低正在进行动态重配置的PMA通道的tx_reset和rx_reset信号。等待tx_ready和rx_ready信号置位。PMA通道现在被动态重配置成新的设置文件和目标设置。
二级标题