| 2024.04.01 |
24.1 |
4.1.0 |
作了如下变更：
- 在器件系列支持部分增添了 Agilex™ 9器件信息。
- 更新了Parameter Settings: TX FHT Datapath Options PN (N=0-32)表中的Select FHT Lane PLL refclk source 参数设置。
|
| 2023.12.04 |
23.4 |
4.0.0 |
作了如下变更：
- 更新了IP Core Overview、Interface Overview和Parameters部分中关于FHT重配置支持的信息。
- 在Parameters部分中添加了关于设置TX FHT PMA PN (N=0-32)和RX FHT PMA PN (N=0-32)参数的信息。
- 在Parameters部分中添加了关于使用IP参数编辑器设置 Analog Parameters的信息。
|
| 2023.04.03 |
23.1 |
2.0.3 |
- 在TX and RX Parallel and Serial Signals中的表9中添加了一个关于"在F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP中，内核FIFO接口始终使用双宽度数据传输"的注释。
- 在IP Parameter Editor: General Tab中删除了以下两个参数并更新了截图。
- Reconfiguration clock source
- Selected coreclkin clock network
- 删除了Dynamic Reconfiguration QSF Settings中的set_instance_assignment -name IP_RECONFIG_GROUP_MASTER_CLOCK_CHANNEL -to <bb_instance_hpath> <clock-port-name> QSF Settings及其描述。
- 增添了新的主题：Generating IP-XACT File
- 在F-Tile PMA/FEC Direct PHY Intel FPGA IP Core Soft CSR Registers中，将字节地址从16’h800 - 16’h818更改成20'h800 - 20'h818。
- 在Controlling the Reconfiguration Soft CSR with Fractures中，将重配置Soft CSR字节地址截图从16'h820-82C更新成20'h820-82C。
- 在F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP Core Soft CSR Registers中将16'h820 - 828更新成20'h820 - 828。
- 在下表中添加了脚注：
- F-Tile PMA/FEC Direct PHY Intel FPGA IP Core Soft CSR Registers中的表F-Tile PMA/FEC Direct PHY Intel FPGA IP Soft CSR Registers。
- F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP Core Soft CSR Registers中的表F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP Core Soft CSR Registers。
- 将产品系列名称更新为“Intel Agilex 7”。
|
| 2022.12.19 |
22.4 |
2.0.2 |
作了如下变更：
- 更新了Parameter Settings: General Tab表中的Reconfiguration clock source参数的描述。
- 在Dynamic Reconfiguration QSF Setting for the F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP表中增添了IP_RECONFIG_GROUP_MASTER_CLOCK_CHANNEL的.qsf设置和描述。
|
| 2022.09.26 |
22.3 |
2.0.1 |
作了如下变更：
- 删除了IP Core Overview中的注释：计划在未来版本中提供对硬件的支持。
- 在Parameter Settings: General Tab表中更新了Reconfiguration clock source支持的值范围。
- 在Parameter Settings: General Tab表中更新了Number of secondary profiles支持的值范围(从1开始)。
- 增添了新的章节Dynamic Reconfiguration QSF settings、QSF settings for Different Reconfiguration Profiles和Bypass RX Adaptation QSF Settings，其中包含了.qsf assignment设置信息。
- 在Steps to Configure the F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP Core部分中添加了步骤6，包括了.qsf assignment设置。
|
| 2022.06.21 |
22.2 |
2.0.0 |
作了如下变更：
- 根据已更新的IP GUI更新了几个参数名称和图。
- 更新了Supported Reconfiguration Groups中的表Available Reconfiguration Groups for FGT PMA。
- 在Clock signals中删除了tx_coreclkin和rx_coreclkin信号，并替换为coreclkin。
- 更新了表Custom Cadence Control and Status Signals中的custom cadence信号名称。
- 更新了表Parameter Settings: General Tab中的Reconfiguration group支持值。
- 更新了表Parameter Settings: General Tab中的Number of secondary profiles支持值。
- 在表Parameter Settings: General Tab中增添了新参数Reconfiguration clock source and Selected coreclkin clock network。
- 更新了表Parameter Settings: Profile #N (N=0-32) Tab中的参数名称以匹配新的名称。
- 增添了新表Additional Parameter Settings for Secondary Profiles: Profile #N (N=1-32) Tab。
- 更新了Configuring the F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP Core部分中的参数名称。
- 在Configuration Registers章节中增添了新的主题，包含了相关示例，并更新了表格。
|
| 2022.04.12 |
22.1 |
1.0.0 |
首次发布。 |