F-Tile PMA and FEC Direct PHY Multirate Intel FPGA IP用户指南

下载 PDF
ID 720998
日期 4/01/2024
Public
文档目录
文档目录 x
1. 引言 2. 接口概述 3. 参数 4. 使用IP Core进行设计 5. 模块描述 6. 配置寄存器概述 7. F-Tile PMA and FEC Direct PHY Multirate Intel FPGA IP用户指南归档 8. F-Tile PMA and FEC Direct PHY Multirate Intel FPGA IP用户指南的文档修订历史
1. 引言 x
1.1. IP内核概述 1.2. 发布信息 1.3. 器件系列支持 1.4. 器件速度等级支持 1.5. 资源使用 1.6. 相关文档
1.1. IP内核概述 x
1.1.1. 重配置组(Reconfiguration Group) 1.1.2. 基本设置文件(Base Profile) 1.1.3. 次级设置文件(Secondary Profile) 1.1.4. 启动设置文件(Startup Profile) 1.1.5. 受支持的重配置组
2. 接口概述 x
2.1. 时钟信号 2.2. 复位信号 2.3. TX和RX并行和串行信号 2.4. 自定义节奏(Custom Cadence)控制和状态信号 2.5. TX和RX PMA状态信号 2.6. RS-FEC信号 2.7. TX和RX PMA FIFO信号 2.8. PMA Avalon存储器映射信号 2.9. Datapath Avalon存储器映射信号
3. 参数 x
3.1. 动态重配置QSF设置 3.2. 用于不同的重配置设置文件的QSF设置 3.3. 生成IP-XACT文件
3.2. 用于不同的重配置设置文件的QSF设置 x
3.2.1. 旁路RX适应 (RX Adaptation) QSF设置
4. 使用IP Core进行设计 x
4.1. Intel® FPGA IP core的安装和许可 4.2. 指定IP Core参数和选项 4.3. 生成的文件结构 4.4. 配置F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP Core
4.1. Intel® FPGA IP core的安装和许可 x
4.1.1. Intel® FPGA IP Evaluation Mode
4.2. 指定IP Core参数和选项 x
4.2.1. 用于IP设计的参考和系统PLL时钟
4.4. 配置F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP Core x
4.4.1. 配置F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP Core的步骤
6. 配置寄存器概述 x
6.1. 控制动态重配置的重配置软核CSR寄存器 6.2. 配置寄存器
6.2. 配置寄存器 x
6.2.1. F-Tile PMA/FEC Direct PHY Intel FPGA IP Core软核CSR寄存器 6.2.2. F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP Core软核CSR寄存器
6.2.1. F-Tile PMA/FEC Direct PHY Intel FPGA IP Core软核CSR寄存器 x
6.2.1.1. 控制带分段的重配置软核CSR
1. 引言
2. 接口概述
3. 参数
4. 使用IP Core进行设计
5. 模块描述
6. 配置寄存器概述
7. F-Tile PMA and FEC Direct PHY Multirate Intel FPGA IP用户指南归档
8. F-Tile PMA and FEC Direct PHY Multirate Intel FPGA IP用户指南的文档修订历史

1.1.1. 重配置组(Reconfiguration Group)

一个重配置组是一组单个或者多个PMA通道(收发器)，具有不同的RS-FEC选项，您可以使用这些选项对您的设计进行动态重配置。每个重配置组定义了基本设置文件(Profile #0)和一列次级配置文件(Profile #1, Profile #2 .. to Profile #32)。

Reconfiguration group选项是使用G-Y Reconfigurable标识进行定义的，其中：
  • Y是分配给重配置组的PMA通道总数。
例如，50G-1 Reconfigurable组设置表示选择了一个50G分段(st_x2)，包括一个针对此重配置组进行配置的PMA通道。您也可以在Reconfiguration subset参数下的重配置设置文件中选择50G分段的一部分，例如较低速率的25G分段(st_x1)。
通过使用50G-1 Reconfigurable组设置，您可以将重配置设置文件配置成以下任意设置，以满足您的应用程序要求。例如：
  • 您可以为Ethernet协议选择一个数据速率为53.125 Gbps的50G分段(st_x2)。
  • 您可以为Ethernet协议选择一个数据速率为25.78125 Gbps和10.3125 Gbps的25G分段(st_x1)。
  • 您可以为CPRI协议选择一个数据速率为24.33024 Gbps、10.1376 Gbps、9.8304 Gbps、4.9152 Gbps和2.4576 Gbps的25G分段(st_x1)。
关于Reconfiguration subset参数的更多信息，请参考Parameter Settings: Profile #N (N=0-32) Tab。关于分段类型的更多信息，请参考F-Tile Architecture and PMA and FEC Direct PHY Intel FPGA IP User Guide。
二级标题