F-Tile PMA and FEC Direct PHY Multirate Intel FPGA IP用户指南

下载 PDF
ID 720998
日期 4/01/2024
Public
文档目录
文档目录 x
1. 引言 2. 接口概述 3. 参数 4. 使用IP Core进行设计 5. 模块描述 6. 配置寄存器概述 7. F-Tile PMA and FEC Direct PHY Multirate Intel FPGA IP用户指南归档 8. F-Tile PMA and FEC Direct PHY Multirate Intel FPGA IP用户指南的文档修订历史
1. 引言 x
1.1. IP内核概述 1.2. 发布信息 1.3. 器件系列支持 1.4. 器件速度等级支持 1.5. 资源使用 1.6. 相关文档
1.1. IP内核概述 x
1.1.1. 重配置组(Reconfiguration Group) 1.1.2. 基本设置文件(Base Profile) 1.1.3. 次级设置文件(Secondary Profile) 1.1.4. 启动设置文件(Startup Profile) 1.1.5. 受支持的重配置组
2. 接口概述 x
2.1. 时钟信号 2.2. 复位信号 2.3. TX和RX并行和串行信号 2.4. 自定义节奏(Custom Cadence)控制和状态信号 2.5. TX和RX PMA状态信号 2.6. RS-FEC信号 2.7. TX和RX PMA FIFO信号 2.8. PMA Avalon存储器映射信号 2.9. Datapath Avalon存储器映射信号
3. 参数 x
3.1. 动态重配置QSF设置 3.2. 用于不同的重配置设置文件的QSF设置 3.3. 生成IP-XACT文件
3.2. 用于不同的重配置设置文件的QSF设置 x
3.2.1. 旁路RX适应 (RX Adaptation) QSF设置
4. 使用IP Core进行设计 x
4.1. Intel® FPGA IP core的安装和许可 4.2. 指定IP Core参数和选项 4.3. 生成的文件结构 4.4. 配置F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP Core
4.1. Intel® FPGA IP core的安装和许可 x
4.1.1. Intel® FPGA IP Evaluation Mode
4.2. 指定IP Core参数和选项 x
4.2.1. 用于IP设计的参考和系统PLL时钟
4.4. 配置F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP Core x
4.4.1. 配置F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP Core的步骤
6. 配置寄存器概述 x
6.1. 控制动态重配置的重配置软核CSR寄存器 6.2. 配置寄存器
6.2. 配置寄存器 x
6.2.1. F-Tile PMA/FEC Direct PHY Intel FPGA IP Core软核CSR寄存器 6.2.2. F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP Core软核CSR寄存器
6.2.1. F-Tile PMA/FEC Direct PHY Intel FPGA IP Core软核CSR寄存器 x
6.2.1.1. 控制带分段的重配置软核CSR
1. 引言
2. 接口概述
3. 参数
4. 使用IP Core进行设计
5. 模块描述
6. 配置寄存器概述
7. F-Tile PMA and FEC Direct PHY Multirate Intel FPGA IP用户指南归档
8. F-Tile PMA and FEC Direct PHY Multirate Intel FPGA IP用户指南的文档修订历史

2. 接口概述

本章节介绍了F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP core的各种接口。
F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP有以下接口：
  • 时钟信号
  • 复位信号
  • TX和RX串行和并行数据信号
  • 自定义Cadence控制和状态信号
  • TX和RX PMA状态信号
  • RS-FEC信号
  • TX和RX PMA FIFO信号
  • PMA Avalon存储器映射接口信号
  • 数据路径Avalon存储器映射接口信号
IP的某些接口是基于分段的。F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP提供了从LSB到MSB这种接口的映射。此映射用于所有的重配置组。
注： 某些端口仅在Profile #0选项卡中可用。
表 6.  定义端口和信号参考中接口端口的比特的变量
变量 值 说明
<N>

FGT: 1, 2, 4, 6, 8, 12, 16

FHT: 1, 2, 4

 N是PMA通道的数量。
<n> 0 to N-1 n是PMA索引号。
<X>

PMA width = 8, 10, 16, 20, and 32-bit, X=1

PMA width = 64-bit, X=2

PMA width = 128-bit, X=4

X是流传输的数量。
<x> 0 to X-1 x是流传输索引。
<M> 1 to 12 分段组的最大数量。
<m> 0 to 11 分段组的索引。
<J> 0 to 32 设置文件的数量。
<j> 0 to 32 设置文件的索引。

本章节内容
时钟信号
复位信号
TX和RX并行和串行信号
自定义节奏(Custom Cadence)控制和状态信号
TX和RX PMA状态信号
RS-FEC信号
TX和RX PMA FIFO信号
PMA Avalon存储器映射信号
Datapath Avalon存储器映射信号

二级标题