F-Tile PMA and FEC Direct PHY Multirate Intel FPGA IP用户指南

下载 PDF
ID 720998
日期 4/01/2024
Public
文档目录
文档目录 x
1. 引言 2. 接口概述 3. 参数 4. 使用IP Core进行设计 5. 模块描述 6. 配置寄存器概述 7. F-Tile PMA and FEC Direct PHY Multirate Intel FPGA IP用户指南归档 8. F-Tile PMA and FEC Direct PHY Multirate Intel FPGA IP用户指南的文档修订历史
1. 引言 x
1.1. IP内核概述 1.2. 发布信息 1.3. 器件系列支持 1.4. 器件速度等级支持 1.5. 资源使用 1.6. 相关文档
1.1. IP内核概述 x
1.1.1. 重配置组(Reconfiguration Group) 1.1.2. 基本设置文件(Base Profile) 1.1.3. 次级设置文件(Secondary Profile) 1.1.4. 启动设置文件(Startup Profile) 1.1.5. 受支持的重配置组
2. 接口概述 x
2.1. 时钟信号 2.2. 复位信号 2.3. TX和RX并行和串行信号 2.4. 自定义节奏(Custom Cadence)控制和状态信号 2.5. TX和RX PMA状态信号 2.6. RS-FEC信号 2.7. TX和RX PMA FIFO信号 2.8. PMA Avalon存储器映射信号 2.9. Datapath Avalon存储器映射信号
3. 参数 x
3.1. 动态重配置QSF设置 3.2. 用于不同的重配置设置文件的QSF设置 3.3. 生成IP-XACT文件
3.2. 用于不同的重配置设置文件的QSF设置 x
3.2.1. 旁路RX适应 (RX Adaptation) QSF设置
4. 使用IP Core进行设计 x
4.1. Intel® FPGA IP core的安装和许可 4.2. 指定IP Core参数和选项 4.3. 生成的文件结构 4.4. 配置F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP Core
4.1. Intel® FPGA IP core的安装和许可 x
4.1.1. Intel® FPGA IP Evaluation Mode
4.2. 指定IP Core参数和选项 x
4.2.1. 用于IP设计的参考和系统PLL时钟
4.4. 配置F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP Core x
4.4.1. 配置F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP Core的步骤
6. 配置寄存器概述 x
6.1. 控制动态重配置的重配置软核CSR寄存器 6.2. 配置寄存器
6.2. 配置寄存器 x
6.2.1. F-Tile PMA/FEC Direct PHY Intel FPGA IP Core软核CSR寄存器 6.2.2. F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP Core软核CSR寄存器
6.2.1. F-Tile PMA/FEC Direct PHY Intel FPGA IP Core软核CSR寄存器 x
6.2.1.1. 控制带分段的重配置软核CSR
1. 引言
2. 接口概述
3. 参数
4. 使用IP Core进行设计
5. 模块描述
6. 配置寄存器概述
7. F-Tile PMA and FEC Direct PHY Multirate Intel FPGA IP用户指南归档
8. F-Tile PMA and FEC Direct PHY Multirate Intel FPGA IP用户指南的文档修订历史

2.9. Datapath Avalon存储器映射信号

下表描述了作为F-Tile PMA/FEC Direct PHY Multirate Intel FPGA IP的一部分的Datapath Avalon® 存储器映射信号。

表 16.  Datapath Avalon® 存储器映射接口信号请参考定义端口和信号参考中接口端口的比特的变量来了解关于变量的定义。
信号名称 时钟域/复位 方向 说明
reconfig_pdp_clk N/A 输入 重配置接口时钟
reconfig_pdp_reset reconfig_pdp_clk 输入 并行数据路径重配置接口复位。上电后此复位必须被置位至少一次。
reconfig_pdp_address[13+K d :0] reconfig_pdp_clk 输入 重配置接口地址。 K d=Ceiling(log2(N))。字地址。EMIB内核适配器和软CSR寄存器使用F-tile Datapath Avalon® 存储器映射的16-bit地址的未使用空间。
reconfig_pdp_byteenable[3:0] reconfig_pdp_clk 输入 字节使能(Byte Enable)。如果byteenable[3:0]是4’b1111，那么假定使用32-bit Dword Access；否则使用byte access(字节访问)。
reconfig_pdp_write reconfig_pdp_clk 输入 重配置写入
reconfig_pdp_read reconfig_pdp_clk 输入 重配置读取
reconfig_pdp_writedata[31:0] reconfig_pdp_clk 输入 重配置写数据
reconfig_pdp_readdata[31:0] reconfig_pdp_clk 输出 重配置读数据
reconfig_pdp_waitrequest reconfig_pdp_clk 输出 重配置等待请求
reconfig_pdp_readdatavalid reconfig_pdp_clk 输出 重配置读取数据有效。可选端口，使用前需要在参数编辑器中使能该端口。
二级标题