AN 796: Cyclone® V和 Arria® V SoC 器件设计指南

ID 683360
日期 7/27/2020
Public
文档目录

B.1. Cyclone® V和 Arria® V SoC器件指南修订历史

文档版本 说明
2020.07.27 更新了如下部分:
  • SoC FPGA嵌入式软件设计指南部分:
    • 添加了软件代码管理考量
    • 添加了SD卡低功耗模式设计考量
  • SoC FPGA中HPS部分的设计指南小节:
    • 避免寻求ACP依赖
2019.07.16 Design Guidelines for HPS portion of SoC FPGAs部分添加了HPS Address Mirroring以说明SoC中HPS SDRAM镜像等级支持。
2018.06.18 更新了早期功耗估算部分,添加了有关CVSoC L的信息。
2017.12.22
  • 更新产品名称。
  • “背景:比较SoC FPGA和SoC FPGA HPS子系统”章节:
    • 删除了L3互连的概述和结构框图
    • 删除了SDRAM控制器块的结构框图
    • 阐明FPGA-to-SDRAM访问的描述。
    • 删除了HPS-FPGA系统拓扑结构的详细信息
    • 添加了指南:
      • 使用轻量级HPS-to-FPGA桥接连接需要HPS控制的IP。
      • FPGA存储器不使用轻量级HPS-to-FPGA桥接。而是使用HPS-to-FPGA桥接。
      • 使用HPS-to-FPGA桥接将FPGA主控的存储器连接到HPS。
      • 如果使用连接HPS-to-FPGA桥接的存储器进行HPS引导,请确保其从地址在Platform Designer (Standard)中设置为0x0。
      • 通过FPGA-to-HPS桥接,使用从FPGA主接口高速缓存访问HPS。
      • 使用FPGA-to-HPS桥接,从FPGA主接口访问HPS中高速缓存一致的存储器,外设或片上RAM。
      • 使用FPGA-to-SDRAM端口,从FPGA主接口非高速缓存访问HPS SDRAM。
  • “SoC FPGA中HPS部分的设计指南”章节:
    • 建议采用 Cyclone® V HPS-FPGA Bridge Reference Design Example,取代 Cyclone® V Datamover Design Example
    • 不建议将GPIO用于高速串行接口
    • 添加了指南:
      • 使用Golden System Reference Design (GSRD)作为松散耦合系统的起点。
      • 使用 Cyclone® V HPS-to-FPGA Bridge Design Example参考设计确定FPGA逻辑和HPS之间访问的最佳突发长度和数据宽度。
    • 删除的指南:
      • Intel® 建议使用Golden System Reference Design (GSRD)作为松散耦合系统的起点。
      • Intel建议使用 Cyclone® V HPS-FPGA Bridge Reference Design Example来优化硬件设计和软件解决方案以达到使用HPS ARM处理器时的最高实时应用程序性能。
  • "SoC FPGA的电路板设计指南”章节:
    • HPS专用I/O支持的RGMII
    • 添加了指南:
      • 如果您的设计使用4-byte寻址的QSPI flash,设计电路板时需要确保HPS复位时,QSPI flash也已复位或者已重新启动。
      • 如果您的SPI外设需要SPI主从选择在整个事务期间保持低电平,请考虑使用GPIO作为从选择,或配置SPI主选择在事务期间置位从选择。
      • 请确保只要HPS复位,SD/MMC卡也随之复位。
      • 裸机应用程序中,请避免使用大于16 MB的QSPI flash器件
      • 使用大于16 MB的QSPI器件时,如果器件支持,请使用QSPI扩展4-byte寻址命令
  • “SoC FPGA的嵌入式软件设计指南“章节:
    • 不再为基于NAND引导提供参考DTB
    • 阐明引导支持所需要的NAND flash接口类型
2017.02.20 首次发布