F-Tile HDMI英特尔® FPGA IP设计示例用户指南

ID 709314
日期 8/10/2023
Public
文档目录

2.5.2.1. RX PHY适配器

HDMI RX core在FRL模式下配置成40比特,而HDMI RX core在TMDS模式下配置成20比特。

在FRL模式下,HDMI RX core和RX PHY以40比特宽度运行。在TMDS模式下,HDMI RX core以20比特宽度运行。由于RX PHY被配置成40比特,因此rdreq到DCFIFO每rx_clkout2时钟周期翻转一次,以实现半数据速率。

图 16. FRL和TMDS模式的结构图