F-Tile HDMI英特尔® FPGA IP设计示例用户指南

下载 PDF
ID 709314
日期 8/10/2023
Public
文档目录
文档目录 x
1. 英特尔Agilex 7 F-tile器件的HDMI 英特尔FPGA IP设计快速入门指南示例 2. HDMI 2.1设计示例(Support FRL = 1, Enable Active Video Protocol = None) 3. AXI4-stream接口使能的HDMI 2.1设计示例(Support FRL =1, Enable Active Video Protocol = AXIS-VVP Full) 4. F-Tile HDMI英特尔®FPGA IP设计示例用户指南的文档修订历史
1. 英特尔Agilex 7 F-tile器件的HDMI 英特尔FPGA IP设计快速入门指南示例 x
1.1. 目录结构 1.2. 生成设计 1.3. 仿真设计 1.4. 编译和测试设计
2. HDMI 2.1设计示例(Support FRL = 1, Enable Active Video Protocol = None) x
2.1. 设计特性 2.2. 硬件和软件要求 2.3. HDMI 2.1 RX-TX重发送设计结构图 2.4. 设计参数 2.5. 设计组件 2.6. 设计软件流程 2.7. 时钟方案 2.8. 接口信号 2.9. 硬件设置 2.10. 仿真测试台 2.11. 调试功能
2.3. HDMI 2.1 RX-TX重发送设计结构图 x
2.3.1. 创建RX-Only或TX-Only设计
2.4. 设计参数 x
2.4.1. IP参数 2.4.2. HDMI 英特尔FPGA IP设计示例参数
2.5. 设计组件 x
2.5.1. HDMI TX组件 2.5.2. HDMI RX组件 2.5.3. 顶层通用模块
2.5.1. HDMI TX组件 x
2.5.1.1. TX PHY适配器
2.5.1.1. TX PHY适配器 x
2.5.1.1.1. FRL和TMDS
2.5.2. HDMI RX组件 x
2.5.2.1. RX PHY适配器
2.11. 调试功能 x
2.11.1. 软件调试信息 2.11.2. 与TX连接的Sink的SCDC信息 2.11.3. 时钟频率测量
3. AXI4-stream接口使能的HDMI 2.1设计示例(Support FRL =1, Enable Active Video Protocol = AXIS-VVP Full) x
3.1. 设计特性 3.2. 硬件和软件要求 3.3. HDMI 2.1 RX-TX重发送设计结构图 3.4. 设计参数 3.5. 设计组件 3.6. 设计软件流程 3.7. 时钟方案 3.8. 接口信号 3.9. 硬件设置 3.10. 设计限制(AXI/CV)
3.3. HDMI 2.1 RX-TX重发送设计结构图 x
3.3.1. HDMI 2.1 RX-TX直接重发送设计结构图(没有视频帧缓冲器) 3.3.2. HDMI 2.1 RX-TX重发送设计结构图(带有视频帧缓冲器)
3.4. 设计参数 x
3.4.1. HDMI RX方向 3.4.2. HDMI TX方向
3.6. 设计软件流程 x
3.6.1. 配置转接驱动器设置(Configure Redriver Setting) 3.6.2. 初始化TX路径 3.6.3. 初始化RX路径 3.6.4. 初始化HDMI TX寄存器 3.6.5. 等待RX路径准备就绪 3.6.6. TX重配置和链路训练 3.6.7. 设置TX视频时钟 3.6.8. 设置AXI2CV配置 3.6.9. HDMI TX发送视频
3.7. 时钟方案 x
3.7.1. 没有视频帧缓冲器的HDMI 2.1 RX-TX重发送设计(Enable Active Video Protocol = AXIS-VVP Full, Video In and Out Use the Same Clock = ON) 3.7.2. 带有视频帧缓冲器的HDMI 2.1 RX-TX重发送设计(Enable Active Video Protocol = AXIS-VVP Full, Video In and Out Use the Same Clock = OFF) 3.7.3. 时钟详情
3.8. 接口信号 x
3.8.1. 平台设计系统(Platform Design System)
3.9. 硬件设置 x
3.9.1. 支持其他视频分辨率
1. 英特尔Agilex 7 F-tile器件的HDMI 英特尔FPGA IP设计快速入门指南示例
2. HDMI 2.1设计示例(Support FRL = 1, Enable Active Video Protocol = None)
3. AXI4-stream接口使能的HDMI 2.1设计示例(Support FRL =1, Enable Active Video Protocol = AXIS-VVP Full)
4. F-Tile HDMI英特尔®FPGA IP设计示例用户指南的文档修订历史

2.3.1. 创建RX-Only或TX-Only设计

对于高级用户，您可以使用英特尔Agilex 7 HDMI RX-TX Retransmit设计来创建一个TX-only或RX-only设计。

若要创建一个RX-only设计，请移除HDMI TX Top和RX-TX Link模块。但是，您需要CPU Subsystem来设置RX Core的EDID值。

图 10. HDMI 2.1 RX-only结构图
若要创建一个TX-only设计，请移除HDMI RX Top和RX-TX Link模块。但是，您需要CPU Subsystem从Sink读取EDID并用于Link Training Process。
图 11. HDMI 2.1 TX-only结构图

若要使用RX-only或TX-only组件，需要从设计中删除不相关的模块。

表 8.  RX-Only和TX-Only设计要求
用户要求 保留 删除 添加
HDMI RX only RX Top
  • TX Top
  • RX-TX Link
  • CPU Subsystem
  • Transceiver Arbiter
 —
HDMI TX only
  • TX Top
  • CPU Sub-System
  • RX Top
  • RX-TX Link
  • Transceiver Arbiter
 Video Pattern Generator

(自定义模块或者从Video and Image Processing (VIP) Suite生成)

除了RTL变更之外，您也需要编辑main.c脚本。

  • 对于HDMI TX-only设计，通过执行以下操作来解耦HDMI RX锁定状态的等待：
    1. 删除以下命令行：

      rx_hdmi_lock = READ_PIO(PIO_IN0_BASE, PIO_RX_LOCKED_OFFSET, PIO_RX_LOCKED_WIDTH);

      while (rx_hdmi_lock == 0) {

      if (check_hpd_isr()) { break; }

      // rx_vid_lock = READ_PIO(PIO_IN0_BASE, PIO_VID_LOCKED_OFFSET, PIO_VID_LOCKED_WIDTH);

      rx_hdmi_lock = READ_PIO(PIO_IN0_BASE, PIO_RX_LOCKED_OFFSET, PIO_RX_LOCKED_WIDTH);

      // Reconfig Tx after rx is locked

      if (rx_hdmi_lock == 1) {

      if (READ_PIO(PIO_IN0_BASE, PIO_LOOPBACK_MODE_OFFSET, PIO_LOOPBACK_MODE_WIDTH) == 1) {

      rx_frl_rate = READ_PIO(PIO_IN0_BASE, PIO_RX_FRL_RATE_OFFSET, PIO_RX_FRL_RATE_WIDTH);

      tx_xcvr_reconfig(rx_frl_rate);

      } else {

      tx_xcvr_reconfig(tx_frl_rate);

      } } }

    2. 替换为：

      tx_xcvr_reconfig(tx_frl_rate);

  • 对于HDMI RX-only设计，在main.c脚本中只保留以下命令行：

    REDRIVER_INIT();

    hdmi_rx_init();

二级标题