F-Tile HDMI英特尔® FPGA IP设计示例用户指南

ID 709314
日期 8/10/2023
Public
文档目录

3.7.1. 没有视频帧缓冲器的HDMI 2.1 RX-TX重发送设计(Enable Active Video Protocol = AXIS-VVP Full, Video In and Out Use the Same Clock = ON)

图 28. 没有视频帧缓冲器的HDMI 2.1 RX-TX重发送设计的时钟方案