仅对英特尔可见 — GUID： sam1399456415954
Ixiasoft
定义
了解SSN
指南：时钟和异步控制输入信号
指南：数据输入管脚
指南： MAX® 10 E144封装的时钟和数据输入信号
指南：I/O限制规则
指南：模拟到数字转换器I/O限制
指南：电压参考I/O标准限制
指南：遵守LVDS I/O限制规则
指南：对LVTTL/LVCMOS输入缓冲使能钳位二极管
指南：外部存储器接口I/O限制
指南：ADC Ground平面连接
指南：ADC参考电压引脚的电路板设计
指南：模拟输入的电路板设计
指南：关于电源引脚和ADC Ground (REFGND)的电路板设计
指南：DDR2、DDR3和LPDDR2的 MAX® 10电路板设计要求
MAX 10 FPGA信号完整性设计指南的文档修订历史
仅对英特尔可见 — GUID： sam1399456415954
Ixiasoft
指南：ADC参考电压引脚的电路板设计
模数转换信号的串扰要求是-100 dB到2 GHz。模拟输入信号与和I/O走线之间不存在并行布线。尽量邻近REFGND布局VREF走线。
如果REFGND平面不可能，那么尽量邻近REFGND布局模拟输入信号走线。
每个 MAX® 10器件中有一个ADC基准电压引脚。此引脚使用REFGND作为地基准。将走线电阻保持在0.8 Ω以下。
图 7. 基准电压引脚的RC滤波设计实例尽量靠近模拟输入引脚放置RC滤波器。