仅对英特尔可见 — GUID： yfl1648409919928
Ixiasoft
1.7. F-Tile Ethernet Multirate IP Core的功能和限制
本小节讨论了当前IP发布中的特性和限制。
- 该IP仅支持对称分裂(symmetric fracture)，在这种对称分裂中，一个特定配置中的所有端口都必须使用相同的速率和调制。例如，对于100GE-4基本重配置文件(profile)，一个有效的次级配置文件(secondary profile )是2x 50GE-2。由于调制混合，无效的次级配置文件是1x 50GE-1和1x50GE-2。
注意： 在面向FGT模式的25GE-1 Reconfigurable组中，25GE配置文件可以重配置为25GE和10GE速率。在一个多端口的25GE配置文件中，您可以配置一个10GE和25GE的混合速率。
- MAC分段式接口仅用于MAC类别。
- 一个FGT重配置组中的所有收发器都必须放置在一个FGT QUAD内：
- 一个使用四个收发器的重配置组不能部分使用来自两个不同的FGT QUAD的通道。
- 一个使用八个收发器的重配置组必须正好占用两个相邻的FGT QUAD。
- 动态重配置流程必须对F-Tile Dynamic Reconfiguration Suite Intel® FPGA IP和所有面向一个特定的F-tile的Multirate IP实例使用相同的重配置时钟。
- 该IP不支持322 MHz的系统PLL频率。
- 所有的重配置组端口都必须使用相同的PMA参考时钟。
- 当前的版本不支持外部的custom cadence（自定义节奏）。适用场景所需要的custom cadence是在Multirate IP core内部生成的。
- F-Tile Ethernet Multirate IP不支持Precision Time Protocol (PTP)使能了的40GE-4速率。
- 由于PTP和non-PTP配置文件的混合是不受支持的，因此没有从使能的PTP到禁止的PTP的运行时DR，反之亦然。
- 带有Basic和Advanced精度模式的PTP的混合是不受支持的。
- 当前版本不支持Precision Time Protocol (PTP)使能了的AVST接口。
- 不同PTP指纹(fingerprint)宽度的混合是受支持的。
- 您必须运行F-Tile Ethernet Intel FPGA Hard IP用户指南中描述的PTP流程。