F-Tile Ethernet Multirate Intel® FPGA IP用户指南

下载 PDF
ID 714307
日期 6/20/2022
Public
文档目录
文档目录 x
1. 引言 2. 接口概述 3. 参数 4. 使用IP Core进行设计 5. 模块描述 6. 配置寄存器 7. F-Tile Ethernet MultirateIntelFPGA IP用户指南文档修订历史
1. 引言 x
1.1. 概述 1.2. 发布信息 1.3. 器件系列支持 1.4. 器件速度等级支持 1.5. 资源使用情况 1.6. 相关文档 1.7. F-Tile Ethernet Multirate IP Core的功能和限制 1.8. F-Tile Ethernet Multirate IP Core的概念
1.8. F-Tile Ethernet Multirate IP Core的概念 x
1.8.1. 重配置组(Reconfiguration Group) 1.8.2. 基本配置文件(Base Profile) 1.8.3. 次级配置文件(Secondary Profile) 1.8.4. 次级配置文件组(Secondary Profile Group) 1.8.5. 启动配置文件(Startup Profile) 1.8.6. 所支持的重配置组 1.8.7. PTP时间戳精度支持 1.8.8. 收发器通道映射
2. 接口概述 x
2.1. 端口编号方案 2.2. 时钟信号 2.3. 复位信号 2.4. FGT收发器的分裂式MAC的分段式接口 2.5. FGT收发器的分裂式MAC Avalon ST客户端接口 2.6. FGT收发器的分裂式MII或PCS-Only接口 2.7. FGT收发器的OTN/FlexE的分裂式PCS66接口 2.8. MAC流程控制接口 2.9. 状态接口 2.10. Avalon® 存储器映射的重配置接口 2.11. 精确时间协议接口
2.11. 精确时间协议接口 x
2.11.1. PTP时钟接口 2.11.2. Time-of-Day接口 2.11.3. TX 2-Step时间戳接口 2.11.4. TX 1-Step时间戳接口 2.11.5. RX时间戳接口 2.11.6. PTP状态接口 2.11.7. PTP Tile接口
4. 使用IP Core进行设计 x
4.1. Intel® FPGA IP core的安装和许可 4.2. 指定IP Core参数和选项 4.3. 生成的文件结构
4.1. Intel® FPGA IP core的安装和许可 x
4.1.1. Intel® FPGA IP Evaluation Mode
4.2. 指定IP Core参数和选项 x
4.2.1. 用于IP设计的参考和系统PLL时钟
5. 模块描述 x
5.1. 精确时间协议(Precision Time Protocol)
1. 引言
2. 接口概述
3. 参数
4. 使用IP Core进行设计
5. 模块描述
6. 配置寄存器
7. F-Tile Ethernet MultirateIntelFPGA IP用户指南文档修订历史

5. 模块描述

下面的模块图显示了用作上电实例和配置文件实例的F-tile Ethernet Multirate IP实例的互连情况。
图 14. 模块图

F-tile使用英特尔的嵌入式多芯片互连桥接(EMIB)技术连接到FPGA架构。EMIB Deskew模块通过主FPGA芯片与F-Tile之间的EMIB接口对可能的偏斜进行校正。通常情况下，40GE/50GE/100GE/200GE/400GE端口可以访问EMIB Deskew模块。使用PTP的10GE/25GE端口也可以访问该模块。

TX/RX Data Path (DP)映射功能可将Ethernet IP信号映射到EMIB数据路径。

PTP软核组件逻辑模块可使能PTP接口。该模块执行F-Tile时间戳系统(1588 PTP支持)所要求的软核逻辑操作，并连接到time-of-day (TOD)模块。

PCS接口和PCS66接口沿着该路径通过EMIB Deskew和DP Mapping阶段。该接口不使用适配器。

Auto-negotiation and Link Training (AN/LT)端口连接到一个单独的F-Tile Auto-Negotiation and Link Training for Ethernet Intel® FPGA IP。该端口使能时，IP会提供状态和控制信息。

重配置和复位逻辑分别实现内核的重配置接口和复位。

Avalon 存储器映射接口 (Avalon MM) Adapter与F-tile原始的(raw) Avalon 存储器映射接口进行通信，从而支持传输中的8到32比特转换。

可选的Debug Master Endpoints可通过GUI选项来例化Avalon MM接口，以使能Transceiver Toolkit and Ethernet Toolkit软件工具。计划在未来版本中提供该功能。


本章节内容
精确时间协议(Precision Time Protocol)

二级标题