F-Tile Ethernet Multirate Intel® FPGA IP用户指南

下载 PDF
ID 714307
日期 6/20/2022
Public
文档目录
文档目录 x
1. 引言 2. 接口概述 3. 参数 4. 使用IP Core进行设计 5. 模块描述 6. 配置寄存器 7. F-Tile Ethernet MultirateIntelFPGA IP用户指南文档修订历史
1. 引言 x
1.1. 概述 1.2. 发布信息 1.3. 器件系列支持 1.4. 器件速度等级支持 1.5. 资源使用情况 1.6. 相关文档 1.7. F-Tile Ethernet Multirate IP Core的功能和限制 1.8. F-Tile Ethernet Multirate IP Core的概念
1.8. F-Tile Ethernet Multirate IP Core的概念 x
1.8.1. 重配置组(Reconfiguration Group) 1.8.2. 基本配置文件(Base Profile) 1.8.3. 次级配置文件(Secondary Profile) 1.8.4. 次级配置文件组(Secondary Profile Group) 1.8.5. 启动配置文件(Startup Profile) 1.8.6. 所支持的重配置组 1.8.7. PTP时间戳精度支持 1.8.8. 收发器通道映射
2. 接口概述 x
2.1. 端口编号方案 2.2. 时钟信号 2.3. 复位信号 2.4. FGT收发器的分裂式MAC的分段式接口 2.5. FGT收发器的分裂式MAC Avalon ST客户端接口 2.6. FGT收发器的分裂式MII或PCS-Only接口 2.7. FGT收发器的OTN/FlexE的分裂式PCS66接口 2.8. MAC流程控制接口 2.9. 状态接口 2.10. Avalon® 存储器映射的重配置接口 2.11. 精确时间协议接口
2.11. 精确时间协议接口 x
2.11.1. PTP时钟接口 2.11.2. Time-of-Day接口 2.11.3. TX 2-Step时间戳接口 2.11.4. TX 1-Step时间戳接口 2.11.5. RX时间戳接口 2.11.6. PTP状态接口 2.11.7. PTP Tile接口
4. 使用IP Core进行设计 x
4.1. Intel® FPGA IP core的安装和许可 4.2. 指定IP Core参数和选项 4.3. 生成的文件结构
4.1. Intel® FPGA IP core的安装和许可 x
4.1.1. Intel® FPGA IP Evaluation Mode
4.2. 指定IP Core参数和选项 x
4.2.1. 用于IP设计的参考和系统PLL时钟
5. 模块描述 x
5.1. 精确时间协议(Precision Time Protocol)
1. 引言
2. 接口概述
3. 参数
4. 使用IP Core进行设计
5. 模块描述
6. 配置寄存器
7. F-Tile Ethernet MultirateIntelFPGA IP用户指南文档修订历史

7. F-Tile Ethernet MultirateIntelFPGA IP用户指南文档修订历史

文档版本 英特尔 Quartus Prime版本 IP版本 修订内容
2022.06.20 22.2 3.0.0 增添了以下内容：
  • PTP选项下的参数设置IP选项卡表中的脚注。
  • Parameters部分中的PTP GUI选项表中所允许端口的数量。
  • PTP interface中的PTP时钟接口主题。
  • PTP Clock Interface中的每个配置文件的所支持的时间戳精度模式表。
  • 在 PTP Tile Interface中的编译注释，F-tile Ethernet Multirate IP自动生成F-tile PTP适配器。
  • 在F-Tile Ethernet Multirate IP Core功能和约束中的PTP的限制性。
  • 在接口概述中增添了新的主题Fractured MAC SOP-Aligned Client Interface for FGT Transceivers
  • 更新了器件速度等级支持中的注释。
  • 更新了PTP接口中的PTP状态接口。
  • 更新了引言部分中的发布信息。
  • 更新了时钟信号表中的i_reconfig_clk描述：
    • 当PTP使能时，i_reconfig_clk频率支持100到250 MHz的范围。
2022.04.04 22.1 2.0.0 首次发布。
二级标题