2.6. FGT收发器的分裂式MII或PCS-Only接口
本节介绍了当您在IP参数编辑器中选择MII PCS only客户端接口时的分裂式(fractured)接口信号。
数据路径接口包含一个分裂式接口，在此接口中，同一组接口被重新用于单个或多个端口数据路径连接。
下表显示了端口详情和每个重配置组所支持的类别。模式选择是指F-Tile Ethernet Multirate IP core Profile # IP Configuration选项卡中的Ethernet mode参数。
| 顶层接口 | 模式 | TX接口 | RX接口 |
|---|---|---|---|
| i_tx_mii_d[63:0] i_tx_mii_valid i_tx_mii_am i_tx_mii_c[7:0] o_tx_mii_ready o_rx_mac_data[63:0] o_rx_mii_valid o_rx_mii_am o_rx_mii_c[7:0] |
1x 25GE-1/ 1x 10GE-1 |
Port 0: i_tx_mii_d[63:0] i_tx_mii_valid i_tx_mii_am i_tx_mii_c[7:0] o_tx_mii_ready |
Port 0: o_rx_mac_data[63:0] o_rx_mii_valid o_rx_mii_am o_rx_mii_c[7:0] |
| 顶层接口 | 模式 | TX接口 | RX接口 |
|---|---|---|---|
| i_tx_mii_d[127:0] i_tx_mii_valid i_tx_mii_am i_tx_mii_c[15:0] o_tx_mii_ready o_rx_mac_data[127:0] o_rx_mii_valid o_rx_mii_am o_rx_mii_c[15:0] |
1x 25GE-1/ 1x 10GE-1 |
Port 0: i_tx_mii_d[63:0] i_tx_mii_valid i_tx_mii_am i_tx_mii_c[7:0] o_tx_mii_ready |
Port 0: o_rx_mac_data[63:0] o_rx_mii_valid o_rx_mii_am o_rx_mii_c[7:0] |
| 1x 50GE-1 |
Port 0: i_tx_mii_d[127:0] i_tx_mii_valid i_tx_mii_am i_tx_mii_c[15:0] o_tx_mii_ready |
Port 0: o_rx_mac_data[127:0] o_rx_mii_valid o_rx_mii_am o_rx_mii_c[15:0] |
| 顶层接口 | 模式 | TX接口 | RX接口 |
|---|---|---|---|
| i_tx_mii_d[255:0] i_tx_mii_valid[3:0]i_tx_mii_am[3:0] i_tx_mii_c[31:0] o_tx_mii_ready[3:0] o_rx_mac_data[255:0] o_rx_mii_valid[3:0] o_rx_mii_am[3:0] o_rx_mii_c[31:0] |
4x 25GE-1/ 4x 10GE-1 |
Port 0: i_tx_mii_d[63:0] i_tx_mii_valid[0] i_tx_mii_am[0] i_tx_mii_c[7:0] o_tx_mii_ready[0] Port 1: i_tx_mii_d[127:64] i_tx_mii_valid[1] i_tx_mii_am[1] i_tx_mii_c[15:8] o_tx_mii_ready[1] Port 2: i_tx_mii_d[191:128] i_tx_mii_valid[2] i_tx_mii_am[2] i_tx_mii_c[23:16] o_tx_mii_ready[2] Port 3: i_tx_mii_d[255:192] i_tx_mii_valid[3] i_tx_mii_am[3] i_tx_mii_c[31:24] o_tx_mii_ready[3] |
Port 0: o_rx_mac_data[63:0] o_rx_mii_valid[0] o_rx_mii_am[0] o_rx_mii_c[7:0] Port 1: o_rx_mac_data[127:64] o_rx_mii_valid[1] o_rx_mii_am[1] o_rx_mii_c[15:8] Port 2: o_rx_mac_data[191:128] o_rx_mii_valid[2] o_rx_mii_am[2] o_rx_mii_c[23:16] Port 3: o_rx_mac_data[255:192] o_rx_mii_valid[3] o_rx_mii_am[3] o_rx_mii_c[31:24] |
| 2x 50GE-2/ 2x 50GE-1 |
Port 0: i_tx_mii_d[127:0] i_tx_mii_valid[0] i_tx_mii_am[0] i_tx_mii_c[15:0] o_tx_mii_ready[0] Port 2: i_tx_mii_d[255:128] i_tx_mii_valid[2] i_tx_mii_am[2] i_tx_mii_c[31:16] o_tx_mii_ready[2] |
Port 0: o_rx_mac_data[127:0] o_rx_mii_valid[0] o_rx_mii_am[0] o_rx_mii_c[15:0] Port 2: o_rx_mac_data[255:128] o_rx_mii_valid[2] o_rx_mii_am[2] o_rx_mii_c[31:16] |
|
| 1x 100GE-4/ 1x 100GE-2 |
Port 0: i_tx_mii_d[255:0] i_tx_mii_valid[0] i_tx_mii_am[0] i_tx_mii_c[31:0] o_tx_mii_ready[0] |
Port 0: o_rx_mac_data[255:0] o_rx_mii_valid[0] o_rx_mii_am[0] o_rx_mii_c[31:0] |
| 顶层接口 | 模式 | TX接口 | RX接口 |
|---|---|---|---|
| i_tx_mii_d[255:0] i_tx_mii_valid[1:0] i_tx_mii_am[1:0] i_tx_mii_c[31:0] o_tx_mii_ready[1:0] o_rx_mac_data[255:0] o_rx_mii_valid[1:0] o_rx_mii_am[1:0] o_rx_mii_c[31:0] |
1x 100GE-2 |
Port 0: i_tx_mii_d[255:0] i_tx_mii_valid[0] i_tx_mii_am[0] i_tx_mii_c[31:0] o_tx_mii_ready[0] |
Port 0: o_rx_mac_data[255:0] o_rx_mii_valid[0] o_rx_mii_am[0] o_rx_mii_c[31:0] |
| 2x 50GE-1 |
Port 0: i_tx_mii_d[127:0] i_tx_mii_valid[0] i_tx_mii_am[0] i_tx_mii_c[15:0] o_tx_mii_ready[0] Port 1: i_tx_mii_d[255:128] i_tx_mii_valid[1] i_tx_mii_am[1] i_tx_mii_c[31:16] o_tx_mii_ready[1] |
Port 0: o_rx_mac_data[127:0] o_rx_mii_valid[0] o_rx_mii_am[0] o_rx_mii_c[15:0] Port 1: o_rx_mac_data[255:128] o_rx_mii_valid[1] o_rx_mii_am[1] o_rx_mii_c[31:16] |
|
| 2x 25GE-1/ 2x 10GE-1 |
Port 0: i_tx_mii_d[63:0] i_tx_mii_valid[0] i_tx_mii_am[0] i_tx_mii_c[7:0] o_tx_mii_ready[0] Port 1: i_tx_mii_d[191:128] i_tx_mii_valid[1] i_tx_mii_am[1] i_tx_mii_c[23:16] o_tx_mii_ready[1] |
Port 0: o_rx_mac_data[63:0] o_rx_mii_valid[0] o_rx_mii_am[0] o_rx_mii_c[7:0] Port 1: o_rx_mac_data[191:128] o_rx_mii_valid[1] o_rx_mii_am[1] o_rx_mii_c[23:16] |
|
| 1x 50GE-2 |
Port 0: i_tx_mii_d[127:0] i_tx_mii_valid[0] i_tx_mii_am[0] i_tx_mii_c[15:0] o_tx_mii_ready[0] |
Port 0: o_rx_mac_data[127:0] o_rx_mii_valid[0] o_rx_mii_am[0] o_rx_mii_c[15:0] |
| 顶层接口 | 模式 | TX接口 | RX接口 |
|---|---|---|---|
| i_tx_mii_d[1023:0] i_tx_mii_valid[3:0] i_tx_mii_am[3:0] i_tx_mii_c[127:0] o_tx_mii_ready[3:0] o_rx_mac_data[1023:0] o_rx_mii_valid[3:0] o_rx_mii_am[3:0] o_rx_mii_c[127:0] |
1x 400GE-8 |
Port 0: i_tx_mii_d[1023:0] i_tx_mii_valid[0] i_tx_mii_am[0] i_tx_mii_c[127:0] o_tx_mii_ready[0] |
Port 0: o_rx_mac_data[1023:0] o_rx_mii_valid[0] o_rx_mii_am[0] o_rx_mii_c[127:0] |
| 2x 200GE-4 |
Port 0: i_tx_mii_d[511:0] i_tx_mii_valid[0] i_tx_mii_am[0] i_tx_mii_c[63:0] o_tx_mii_ready[0] Port 2: i_tx_mii_d[1023:512] i_tx_mii_valid[2] i_tx_mii_am[2] i_tx_mii_c[127:64] o_tx_mii_ready[2] |
Port 0: o_rx_mac_data[511:0] o_rx_mii_valid[0] o_rx_mii_am[0] o_rx_mii_c[63:0] Port 2: o_rx_mac_data[1023:512] o_rx_mii_valid[2] o_rx_mii_am[2] o_rx_mii_c[127:64] |
|
| 4x 100GE-2 |
Port 0: i_tx_mii_d[255:0] i_tx_mii_valid[0] i_tx_mii_am[0] i_tx_mii_c[31:0] o_tx_mii_ready[0] Port 1: i_tx_mii_d[511:256] i_tx_mii_valid[1] i_tx_mii_am[1] i_tx_mii_c[63:32] o_tx_mii_ready[1] Port 2: i_tx_mii_d[767:512] i_tx_mii_valid[2] i_tx_mii_am[2] i_tx_mii_c[95:64] o_tx_mii_ready[2] Port 3: i_tx_mii_d[1023:768] i_tx_mii_valid[3] i_tx_mii_am[3] i_tx_mii_c[127:96] o_tx_mii_ready[3] |
Port 0: o_rx_mac_data[255:0] o_rx_mii_valid[0] o_rx_mii_am[0] o_rx_mii_c[31:0] Port 1: o_rx_mac_data[511:256] o_rx_mii_valid[1] o_rx_mii_am[1] o_rx_mii_c[63:32] Port 2: o_rx_mac_data[767:512] o_rx_mii_valid[2] o_rx_mii_am[2] o_rx_mii_c[95:64] Port 3: o_rx_mac_data[1023:768] o_rx_mii_valid[3] o_rx_mii_am[3] o_rx_mii_c[127:96] |
| 顶层接口 | 模式 | TX接口 | RX接口 |
|---|---|---|---|
| i_tx_mii_d[511:0] i_tx_mii_valid[3:0] i_tx_mii_am[3:0] i_tx_mii_c[63:0] o_tx_mii_ready[3:0] o_rx_mac_data[511:0] o_rx_mii_valid[3:0] o_rx_mii_am[3:0] o_rx_mii_c[63:0] |
1x 200GE-4 |
Port 0: i_tx_mii_d[511:0] i_tx_mii_valid[3:0] i_tx_mii_am[3:0] i_tx_mii_c[63:0] o_tx_mii_ready[3:0] |
Port 0: o_rx_mac_data[511:0] o_rx_mii_valid[3:0] o_rx_mii_am[3:0] o_rx_mii_c[63:0] |
| 2x 100GE-2 |
Port 0: i_tx_mii_d[255:0] i_tx_mii_valid[0] i_tx_mii_am[0] i_tx_mii_c[31:0] o_tx_mii_ready[0] Port 2: i_tx_mii_d[511:256] i_tx_mii_valid[2] i_tx_mii_am[2] i_tx_mii_c[63:32] o_tx_mii_ready[2] |
Port 0: o_rx_mac_data[255:0] o_rx_mii_valid[0] o_rx_mii_am[0] o_rx_mii_c[31:0] Port 2: o_rx_mac_data[511:256] o_rx_mii_valid[2] o_rx_mii_am[2] o_rx_mii_c[63:32] |
|
| 4x 50GE-1 |
Port 0: i_tx_mii_d[127:0] i_tx_mii_valid[0] i_tx_mii_am[0] i_tx_mii_c[15:0] o_tx_mii_ready[0] Port 1: i_tx_mii_d[255:128] i_tx_mii_valid[1] i_tx_mii_am[1] i_tx_mii_c[31:16] o_tx_mii_ready[1] Port 2: i_tx_mii_d[383:256] i_tx_mii_valid[2] i_tx_mii_am[2] i_tx_mii_c[47:32] o_tx_mii_ready[2] Port 3: i_tx_mii_d[511:384] i_tx_mii_valid[3] i_tx_mii_am[3] i_tx_mii_c[63:48] o_tx_mii_ready[3] |
Port 0: o_rx_mac_data[127:0] o_rx_mii_valid[0] o_rx_mii_am[0] o_rx_mii_c[15:0] Port 1: o_rx_mac_data[255:128] o_rx_mii_valid[1] o_rx_mii_am[1] o_rx_mii_c[31:16] Port 2: o_rx_mac_data[383:256] o_rx_mii_valid[2] o_rx_mii_am[2] o_rx_mii_c[47:32] Port 3: o_rx_mac_data[511:384] o_rx_mii_valid[3] o_rx_mii_am[3] o_rx_mii_c[63:48] |
|
| 2x 50GE-2 |
Port 0: i_tx_mii_d[127:0] i_tx_mii_valid[0] i_tx_mii_am[0] i_tx_mii_c[15:0] o_tx_mii_ready[0] Port 2: i_tx_mii_d[383:256] i_tx_mii_valid[2] i_tx_mii_am[2] i_tx_mii_c[47:32] o_tx_mii_ready[2] |
Port 0: o_rx_mac_data[127:0] o_rx_mii_valid[0] o_rx_mii_am[0] o_rx_mii_c[15:0] Port 2: o_rx_mac_data[383:256] o_rx_mii_valid[2] o_rx_mii_am[2] o_rx_mii_c[47:32] |
|
| 1x 100GE-4 |
Port 0: i_tx_mii_d[255:0] i_tx_mii_valid[0] i_tx_mii_am[0] i_tx_mii_c[31:0] o_tx_mii_ready[0] |
Port 0: o_rx_mac_data[255:0] o_rx_mii_valid[0] o_rx_mii_am[0] o_rx_mii_c[31:0] |