F-Tile Ethernet Multirate Intel® FPGA IP用户指南

ID 714307
日期 6/20/2022
Public
文档目录

2.7. FGT收发器的OTN/FlexE的分裂式PCS66接口

本节介绍了当您在IP参数编辑器中选择PCS66 OTN或者PCS66 FlexE客户端接口时的分裂式(fractured)接口信号。

数据路径接口包含一个分裂式接口,在此接口中,同一组接口被重新用于单个或多个端口数据路径连接。

下表显示了端口详情和每个重配置组所支持的类别。模式选择是指F-Tile Ethernet Multirate IP core Profile # IP Configuration选项卡中的Ethernet mode参数。

表 33.   25GE-1 Reconfigurable组的OTN/FlexE的分裂式PCS66接口的信号关于信号描述,请参考F-Tile Ethernet Intel FPGA Hard IP用户指南
顶层接口 模式 TX接口 RX接口

i_tx_pcs66_d[65:0]

i_tx_pcs66_valid

i_tx_pcs66_am

o_tx_pcs66_ready

o_rx_pcs66_d[65:0]

o_rx_pcs66_valid

o_rx_pcs66_am

1x 25GE-1/

1x 10GE-1

Port 0:

i_tx_pcs66_d[65:0]

i_tx_pcs66_valid

i_tx_pcs66_am

o_tx_pcs66_ready

Port 0:

o_rx_pcs66_d[65:0]

o_rx_pcs66_valid

o_rx_pcs66_am_valid

表 34.   50GE-1 Reconfigurable组的OTN/FlexE的分裂式PCS66接口的信号关于信号描述,请参考F-Tile Ethernet Intel FPGA Hard IP用户指南
顶层接口 模式 TX接口 RX接口

i_tx_pcs66_d[131:0]

i_tx_pcs66_valid

i_tx_pcs66_am

o_tx_pcs66_ready

o_rx_pcs66_d[131:0]

o_rx_pcs66_valid

o_rx_pcs66_am

1x 25GE-1/

1x 10GE-1

Port 0:

i_tx_pcs66_d[65:0]

i_tx_pcs66_valid

i_tx_pcs66_am

o_tx_pcs66_ready

Port 0:

o_rx_pcs66_d[65:0]

o_rx_pcs66_valid

o_rx_pcs66_am

1x 50GE-1

Port 0:

i_tx_pcs66_d[131:0]

i_tx_pcs66_valid

i_tx_pcs66_am

o_tx_pcs66_ready

Port 0:

o_rx_pcs66_d[131:0]

o_rx_pcs66_valid

o_rx_pcs66_am

表 35.   100GE-4 Reconfigurable组的OTN/FlexE的分裂式PCS66接口的信号关于信号描述,请参考F-Tile Ethernet Intel FPGA Hard IP用户指南
顶层接口 模式 TX接口 RX接口

i_tx_pcs66_d[263:0]

i_tx_pcs66_valid[3:0]

i_tx_pcs66_am[3:0]

o_tx_pcs66_ready[3:0]

o_rx_pcs66_d[263:0]

o_rx_pcs66_valid[3:0]

o_rx_pcs66_am[3:0]

4x 25GE-1/

4x 10GE-1

Port 0:

i_tx_pcs66_d[65:0]

i_tx_pcs66_valid[0]

i_tx_pcs66_am[0]

o_tx_pcs66_ready[0]

Port 1:

i_tx_pcs66_d[131:66]

i_tx_pcs66_valid[1]

i_tx_pcs66_am[1]

o_tx_pcs66_ready[1]

Port 2:

i_tx_pcs66_d[197:132]

i_tx_pcs66_valid[2]

i_tx_pcs66_am[2]

o_tx_pcs66_ready[2]

Port 3:

i_tx_pcs66_d[263:198]

i_tx_pcs66_valid[3]

i_tx_pcs66_am[3]

o_tx_pcs66_ready[3]

Port 0:

o_rx_pcs66_d[65:0]

o_rx_pcs66_valid[0]

o_rx_pcs66_am[0]

Port 1:

o_rx_pcs66_d[131:66]

o_rx_pcs66_valid[1]

o_rx_pcs66_am[1]

Port 2:

o_rx_pcs66_d[197:132]

o_rx_pcs66_valid[2]

o_rx_pcs66_am[2]

Port 3:

o_rx_pcs66_d[263:198]

o_rx_pcs66_valid[3]

o_rx_pcs66_am[3]

2x 50GE-2/

2x 50GE-1

Port 0:

i_tx_pcs66_d[131:0]

i_tx_pcs66_valid[0]

i_tx_pcs66_am[0]

o_tx_pcs66_ready[0]

Port 2:

i_tx_pcs66_d[263:132]

i_tx_pcs66_valid[2]

i_tx_pcs66_am[2]

o_tx_pcs66_ready[2]

Port 0:

o_rx_pcs66_d[131:0]

o_rx_pcs66_valid[0]

o_rx_pcs66_am[0]

Port 2:

o_rx_pcs66_d[263:132]

o_rx_pcs66_valid[2]

o_rx_pcs66_am[2]

1x 100GE-4/

1x 100GE-2

Port 0:

i_tx_pcs66_d[263:0]

i_tx_pcs66_valid[0]

i_tx_pcs66_am[0]

o_tx_pcs66_ready[0]

Port 0:

o_rx_pcs66_d[263:0]

o_rx_pcs66_valid[0]

o_rx_pcs66_am[0]

表 36.   100GE-2 Reconfigurable组的OTN/FlexE的分裂式PCS66接口的信号关于信号描述,请参考F-Tile Ethernet Intel FPGA Hard IP用户指南
顶层接口 模式 TX接口 RX接口

i_tx_pcs66_d[263:0]

i_tx_pcs66_valid[1:0]

i_tx_pcs66_am[1:0]

o_tx_pcs66_ready[1:0]

o_rx_pcs66_d[263:0]

o_rx_pcs66_valid[1:0]

o_rx_pcs66_am[1:0]

1x 100GE-2

Port 0:

i_tx_pcs66_d[263:0]

i_tx_pcs66_valid[0]

i_tx_pcs66_am[0]

o_tx_pcs66_ready[0]

Port 0:

o_rx_pcs66_d[263:0]

o_rx_pcs66_valid[0]

o_rx_pcs66_am[0]

2x 50GE-1

Port 0:

i_tx_pcs66_d[131:0]

i_tx_pcs66_valid[0]

i_tx_pcs66_am[0]

o_tx_pcs66_ready[0]

Port 1:

i_tx_pcs66_d[263:132]

i_tx_pcs66_valid[1]

i_tx_pcs66_am[1]

o_tx_pcs66_ready[1]

Port 0:

o_rx_pcs66_d[131:0]

o_rx_pcs66_valid[0]

o_rx_pcs66_am[0]

Port 1:

o_rx_pcs66_d[263:132]

o_rx_pcs66_valid[1]

o_rx_pcs66_am[1]

2x 25GE-1/

2x 10GE-1

Port 0:

i_tx_pcs66_d[65:0]

i_tx_pcs66_valid[0]

i_tx_pcs66_am[0]

o_tx_pcs66_ready[0]

Port 1:

i_tx_pcs66_d[197:132]

i_tx_pcs66_valid[1]

i_tx_pcs66_am[1]

o_tx_pcs66_ready[1]

Port 0:

o_rx_pcs66_d[65:0]

o_rx_pcs66_valid[0]

o_rx_pcs66_am[0]

Port 1:

o_rx_pcs66_d[197:132]

o_rx_pcs66_valid[1]

o_rx_pcs66_am[1]

1x 50GE-2

Port 0:

i_tx_pcs66_d[131:0]

i_tx_pcs66_valid[0]

i_tx_pcs66_am[0]

o_tx_pcs66_ready[0]

Port 0:

i_tx_pcs66_d[131:0]

i_tx_pcs66_valid[0]

i_tx_pcs66_am[0]

表 37.   400GE-8 Reconfigurable组的OTN/FlexE的分裂式PCS66接口的信号关于信号描述,请参考F-Tile Ethernet Intel FPGA Hard IP用户指南
顶层接口 模式 TX接口 RX接口

i_tx_pcs66_d[1055:0]

i_tx_pcs66_valid[3:0]

i_tx_pcs66_am[3:0]

o_tx_pcs66_ready[3:0]

o_rx_pcs66_d[1055:0]

o_rx_pcs66_valid[3:0]

o_rx_pcs66_am[3:0]

1x 400GE-8

Port 0:

i_tx_pcs66_d[1055:0]

i_tx_pcs66_valid[0]

i_tx_pcs66_am[0]

o_tx_pcs66_ready[0]

Port 0:

i_tx_pcs66_d[1055:0]

i_tx_pcs66_valid[0]

i_tx_pcs66_am[0]

2x 200GE-4

Port 0:

i_tx_pcs66_d[527:0]

i_tx_pcs66_valid[0]

i_tx_pcs66_am[0]

o_tx_pcs66_ready[0]

Port 2:

i_tx_pcs66_d[1055:528]

i_tx_pcs66_valid[2]

i_tx_pcs66_am[2]

o_tx_pcs66_ready[2]

Port 0:

o_rx_pcs66_d[527:0]

o_rx_pcs66_valid[0]

o_rx_pcs66_am[0]

Port 2:

o_rx_pcs66_d[1055:528]

o_rx_pcs66_valid[2]

o_rx_pcs66_am[2]

4x 100GE-2

Port 0:

i_tx_pcs66_d[263:0]

i_tx_pcs66_valid[0]

i_tx_pcs66_am[0]

o_tx_pcs66_ready[0]

Port 1:

i_tx_pcs66_d[527:264]

i_tx_pcs66_valid[1]

i_tx_pcs66_am[1]

o_tx_pcs66_ready[1]

Port 2:

i_tx_pcs66_d[791:528]

i_tx_pcs66_valid[2]

i_tx_pcs66_am[2]

o_tx_pcs66_ready[2]

Port 3:

i_tx_pcs66_d[1055:792]

i_tx_pcs66_valid[3]

i_tx_pcs66_am[3]

o_tx_pcs66_ready[3]

Port 0:

o_rx_pcs66_d[263:0]

o_rx_pcs66_valid[0]

o_rx_pcs66_am[0]

Port 1:

o_rx_pcs66_d[527:264]

o_rx_pcs66_valid[1]

o_rx_pcs66_am[1]

Port 2:

o_rx_pcs66_d[791:528]

o_rx_pcs66_valid[2]

o_rx_pcs66_am[2]

Port 3:

o_rx_pcs66_d[1055:792]

o_rx_pcs66_valid[3]

o_rx_pcs66_am[3]

表 38.   200GE-4 Reconfigurable组的OTN/FlexE的分裂式PCS66接口的信号关于信号描述,请参考F-Tile Ethernet Intel FPGA Hard IP用户指南
顶层接口 模式 TX接口 RX接口

i_tx_pcs66_d[527:0]

i_tx_pcs66_valid[3:0]

i_tx_pcs66_am[3:0]

o_tx_pcs66_ready[3:0]

o_rx_pcs66_d[527:0]

o_rx_pcs66_valid[3:0]

o_rx_pcs66_am[3:0]

1x 200GE-4

Port 0:

i_tx_pcs66_d[527:0]

i_tx_pcs66_valid[0]

i_tx_pcs66_am[0]

o_tx_pcs66_ready[0]

Port 0:

i_tx_pcs66_d[527:0]

i_tx_pcs66_valid[0]

i_tx_pcs66_am[0]

2x 100GE-2

Port 0:

i_tx_pcs66_d[263:0]

i_tx_pcs66_valid[0]

i_tx_pcs66_am[0]

o_tx_pcs66_ready[0]

Port 2:

i_tx_pcs66_d[527:264]

i_tx_pcs66_valid[2]

i_tx_pcs66_am[2]

o_tx_pcs66_ready[2]

Port 0:

o_rx_pcs66_d[263:0]

o_rx_pcs66_valid[0]

o_rx_pcs66_am[0]

Port 2:

o_rx_pcs66_d[527:264]

o_rx_pcs66_valid[2]

o_rx_pcs66_am[2]

4x 50GE-1

Port 0:

i_tx_pcs66_d[131:0]

i_tx_pcs66_valid[0]

i_tx_pcs66_am[0]

o_tx_pcs66_ready[0]

Port 1:

i_tx_pcs66_d[263:132]

i_tx_pcs66_valid[1]

i_tx_pcs66_am[1]

o_tx_pcs66_ready[1]

Port 2:

i_tx_pcs66_d[395:264]

i_tx_pcs66_valid[2]

i_tx_pcs66_am[2]

o_tx_pcs66_ready[2]

Port 3:

i_tx_pcs66_d[527:396]

i_tx_pcs66_valid[3]

i_tx_pcs66_am[3]

o_tx_pcs66_ready[3]

Port 0:

o_rx_pcs66_d[131:0]

o_rx_pcs66_valid[0]

o_rx_pcs66_am[0]

Port 0:

o_rx_pcs66_d[263:132]

o_rx_pcs66_valid[1]

o_rx_pcs66_am[1]

Port 2:

o_rx_pcs66_d[395:264]

o_rx_pcs66_valid[2]

o_rx_pcs66_am[2]

Port 3:

o_rx_pcs66_d[527:396]

o_rx_pcs66_valid[3]

o_rx_pcs66_am[3]

2x 50GE-2

Port 0:

i_tx_pcs66_d[131:0]

i_tx_pcs66_valid[0]

i_tx_pcs66_am[0]

o_tx_pcs66_ready[0]

Port 2:

i_tx_pcs66_d[395:264]

i_tx_pcs66_valid[2]

i_tx_pcs66_am[2]

o_tx_pcs66_ready[2]

Port 0:

o_rx_pcs66_d[131:0]

o_rx_pcs66_valid[0]

o_rx_pcs66_am[0]

Port 2:

o_rx_pcs66_d[395:264]

o_rx_pcs66_valid[2]

o_rx_pcs66_am[2]

1x 100GE-4

Port 0:

i_tx_pcs66_d[263:0]

i_tx_pcs66_valid[0]

i_tx_pcs66_am[0]

o_tx_pcs66_ready[0]

Port 0:

i_tx_pcs66_d[263:0]

i_tx_pcs66_valid[0]

i_tx_pcs66_am[0]