F-Tile Ethernet Multirate Intel® FPGA IP用户指南

下载 PDF
ID 714307
日期 6/20/2022
Public
文档目录
文档目录 x
1. 引言 2. 接口概述 3. 参数 4. 使用IP Core进行设计 5. 模块描述 6. 配置寄存器 7. F-Tile Ethernet MultirateIntelFPGA IP用户指南文档修订历史
1. 引言 x
1.1. 概述 1.2. 发布信息 1.3. 器件系列支持 1.4. 器件速度等级支持 1.5. 资源使用情况 1.6. 相关文档 1.7. F-Tile Ethernet Multirate IP Core的功能和限制 1.8. F-Tile Ethernet Multirate IP Core的概念
1.8. F-Tile Ethernet Multirate IP Core的概念 x
1.8.1. 重配置组(Reconfiguration Group) 1.8.2. 基本配置文件(Base Profile) 1.8.3. 次级配置文件(Secondary Profile) 1.8.4. 次级配置文件组(Secondary Profile Group) 1.8.5. 启动配置文件(Startup Profile) 1.8.6. 所支持的重配置组 1.8.7. PTP时间戳精度支持 1.8.8. 收发器通道映射
2. 接口概述 x
2.1. 端口编号方案 2.2. 时钟信号 2.3. 复位信号 2.4. FGT收发器的分裂式MAC的分段式接口 2.5. FGT收发器的分裂式MAC Avalon ST客户端接口 2.6. FGT收发器的分裂式MII或PCS-Only接口 2.7. FGT收发器的OTN/FlexE的分裂式PCS66接口 2.8. MAC流程控制接口 2.9. 状态接口 2.10. Avalon® 存储器映射的重配置接口 2.11. 精确时间协议接口
2.11. 精确时间协议接口 x
2.11.1. PTP时钟接口 2.11.2. Time-of-Day接口 2.11.3. TX 2-Step时间戳接口 2.11.4. TX 1-Step时间戳接口 2.11.5. RX时间戳接口 2.11.6. PTP状态接口 2.11.7. PTP Tile接口
4. 使用IP Core进行设计 x
4.1. Intel® FPGA IP core的安装和许可 4.2. 指定IP Core参数和选项 4.3. 生成的文件结构
4.1. Intel® FPGA IP core的安装和许可 x
4.1.1. Intel® FPGA IP Evaluation Mode
4.2. 指定IP Core参数和选项 x
4.2.1. 用于IP设计的参考和系统PLL时钟
5. 模块描述 x
5.1. 精确时间协议(Precision Time Protocol)
1. 引言
2. 接口概述
3. 参数
4. 使用IP Core进行设计
5. 模块描述
6. 配置寄存器
7. F-Tile Ethernet MultirateIntelFPGA IP用户指南文档修订历史

1.3. 器件系列支持

表 2.   Intel® FPGA IP Core器件支持级别
器件支持级别 定义
Advance

IP core可用于此器件系列的仿真和编译。时序模型包括基于早期布局后信息对延迟的初始工程估算。时序模型会随着硅测试提高了实际硅与时序模型之间的相关性而发生变化。您可以使用此IP core进行系统架构和资源利用研究，仿真，管脚分配，系统等待时间评估，基本时序评估(流水线预算)和I/O传输策略(数据路径宽度，突发深度，I/O标准权衡))。
Preliminary

使用初步时序模块验证本器件系列IP core。即使此IP core符合全部功能性要求，仍需对本器件系列进行时序分析。可在生产设计中谨慎使用。
Final

使用最终时序模块验证本器件系列IP core。IP core符合本器件系列的所有功能性和时序要求，则可用于生产设计。
表 3.  F-Tile Ethernet Multirate Intel® FPGA IP Core器件系列支持下表显示了每个 Intel® FPGA器件系列的支持级别。
器件系列 支持
英特尔 Agilex 器件(有F-tile) Advance
其他器件系列 不支持
二级标题