文档目录
文档目录 x
1. 关于低延迟以太网10G MAC 2. 启用 3. 功能性说明 4. 配置寄存器 5. 接口信号 A. 低延迟以太网10G MAC用户指南存档 B. 低延迟以太网10G MAC用户指南文档修订历史
1. 关于低延迟以太网10G MAC x
1.1. 特性 1.2. 发布信息 1.3. 器件系列支持 1.4. 性能和资源利用
1.1. 特性 x
1.1.1. LL Ethernet 10G MAC和Legacy 10-Gbps Ethernet MAC
1.3. 器件系列支持 x
1.3.1. 定义：器件支持等级
1.4. 性能和资源利用 x
1.4.1. 资源利用 1.4.2. TX和RX延迟
2. 启用 x
2.1. Intel FPGA IP核介绍 2.2. IP核安装和授权 2.3. 生成IP核（ Quartus® Prime Pro Edition） 2.4. 所生成文件 2.5. 仿真Intel FPGA IP核 2.6. 创建SignalTap II调试文件以匹配设计层次 2.7. LL Ethernet 10G MAC IP核的参数设置 2.8. 更新LL以太网10G MAC IP核 2.9. LL以太网10G MAC IP核的设计考量
2.9. LL以太网10G MAC IP核的设计考量 x
2.9.1. 从Legacy Ethernet 10G MAC移植到LL Ethernet 10G MAC 2.9.2. 时序约束
2.9.1. 从Legacy Ethernet 10G MAC移植到LL Ethernet 10G MAC x
2.9.1.1. 移植—Avalon-ST接口上的32-bit数据路径 2.9.1.2. 移植—保持Avalon-ST接口上的64-bit数据路径
2.9.2. 时序约束 x
2.9.2.1. Pseudo-Static CSR Fields（伪静态CSR域） 2.9.2.2. Clock Crosser（跨时钟域） 2.9.2.3. Dual Clock FIFO（双时钟FIFO）
3. 功能性说明 x
3.1. 体系结构 3.2. 接口 3.3. 帧类型 3.4. TX数据路径 3.5. RX数据路径 3.6. 流程控制 3.7. 复位要求 3.8. PHY支持 3.9. XGMII错误处理（链路故障） 3.10. IEEE 1588v2
3.4. TX数据路径 x
3.4.1. 填充字节插入 3.4.2. 地址插入 3.4.3. CRC-32插入 3.4.4. XGMII封装 3.4.5. 数据包间间隙生成和插入 3.4.6. XGMII传输 3.4.7. 单向特性 3.4.8. TX时序图
3.5. RX数据路径 x
3.5.1. XGMII解封装 3.5.2. CRC检查 3.5.3. 地址检查 3.5.4. 帧类型检查 3.5.5. 长度检查 3.5.6. CRC和填充字节移除 3.5.7. 上溢处理 3.5.8. RX时序图
3.5.5. 长度检查 x
3.5.5.1. 帧长度 3.5.5.2. 载荷长度
3.6. 流程控制 x
3.6.1. IEEE 802.3流程控制 3.6.2. 基于优先级的流程控制
3.6.1. IEEE 802.3流程控制 x
3.6.1.1. 暂停帧接收 3.6.1.2. 暂停帧传输
3.6.2. 基于优先级的流程控制 x
3.6.2.1. PFC帧接收 3.6.2.2. PFC帧发送
3.8. PHY支持 x
3.8.1. 10GBASE-R寄存器模式
3.10. IEEE 1588v2 x
3.10.1. 体系结构 3.10.2. TX数据路径 3.10.3. RX数据路径 3.10.4. 帧格式
3.10.4. 帧格式 x
3.10.4.1. 以IEEE 802.3封装的PTP数据包 3.10.4.2. 通过UDP/IPv4封装的PTP数据包 3.10.4.3. 通过UDP/IPv6封装的PTP数据包
4. 配置寄存器 x
4.1. 寄存器映射 4.2. 寄存器访问 4.3. 主MAC地址 4.4. MAC复位控制寄存器 4.5. TX_Configuration和Status寄存器 4.6. 流程控制寄存器 4.7. 单向控制寄存器 4.8. RX配置和状态寄存器 4.9. 时间戳寄存器 4.10. ECC寄存器 4.11. 统计寄存器
4.1. 寄存器映射 x
4.1.1. 将10-Gbps以太网MAC寄存器映射到LL以太网10G MAC寄存器
4.9. 时间戳寄存器 x
4.9.1. 计算时序调整
5. 接口信号 x
5.1. 时钟和复位信号 5.2. 速度选择信号 5.3. 纠错信号 5.4. 单向信号 5.5. Avalon® -MM编程信号 5.6. Avalon® -ST数据接口 5.7. Avalon® -ST流程控制信号 5.8. Avalon® -ST状态接口 5.9. PHY侧接口 5.10. IEEE 1588v2接口
5.6. Avalon® -ST数据接口 x
5.6.1. Avalon® -ST TX数据接口信号 5.6.2. Avalon® -ST RX数据接口信号 5.6.3. Avalon® -ST数据接口时钟
5.8. Avalon® -ST状态接口 x
5.8.1. Avalon® -ST TX状态信号 5.8.2. Avalon® -ST RX状态信号
5.9. PHY侧接口 x
5.9.1. XGMII TX信号 5.9.2. XGMII RX信号 5.9.3. GMII TX信号 5.9.4. GMII RX信号 5.9.5. MII TX信号 5.9.6. MII RX信号
5.10. IEEE 1588v2接口 x
5.10.1. IEEE 1588v2出口（Egress）TX信号 5.10.2. IEEE 1588v2入口（Ingress）RX信号 5.10.3. IEEE 1588v2接口时钟
1. 关于低延迟以太网10G MAC
2. 启用
3. 功能性说明
4. 配置寄存器
5. 接口信号
A. 低延迟以太网10G MAC用户指南存档
B. 低延迟以太网10G MAC用户指南文档修订历史

4.8. RX配置和状态寄存器

表 23.  RX配置和状态寄存器
字偏移 寄存器名称 说明 访问权限 HW复位值
0x00A0 rx_transfer_control
  • Bit 0—RX路径使能。

    0：使能RX路径。

    1：禁用RX路径。MAC IP核丢弃全部传入帧。

  • Bits 31:1—保留。

更改该寄存器中的值会影响数据包边界。但不会影响正在进行中的传输。

RW 0x0
0x00A2 rx_transfer_status

MAC设置下列位以显示RX数据路径的状态。

  • Bits 7:0—保留。
  • Bit 8：RX数据路径状态。

    0：RX数据路径空闲。

    1：RX数据传输正在进行中。

  • Bits 11:9—保留。
  • Bit 12：RX数据路径复位状态。

    0：RX数据路径未处于复位中。

    1：RX数据路径处于复位中。

 RO 0x0
0x00A4 rx_padcrc_control
  • Bits [1:0]—接收中的填充和CRC移除。

    00：保留填充字节和CRC字段，并将其转发至客户端。

    01：仅保持填充字节。MAC IP内核在转发RX帧前到客户端之前会先移除CRC字段。

    11：将RX转发至客户端之前，先移除填充字节和CRC字段。

    10：保留。

  • Bits 31:2—保留。

先配置该寄存器，然后使能用于操作的MAC IP核。

 RW 0x1
0x00A6 rx_crccheck_control 接收中的CRC检查。
  • Bit 0—始终将该位设置为0。
  • Bit 1—CRC检查使能。

    0：忽略此CRC字段。

    1：检查CRC字段并向avalon_st_rx_error[1]和avalon_st_rxstatus_error报告状态。

  • Bits 31:2—保留。

先配置该寄存器，然后使能用于操作的MAC IP核。

 RW 0x2
0x00A8 rx_custom_preamble_forward 8
  • Bit 0—将自定义前导码转发配置到客户端。

    0：从RX帧中移除自定义前导码。

    1：保留并将自定义前导码转发到客户端。

  • Bits 31:1—保留。

先配置该寄存器，然后使能用于操作的MAC IP核。

 RW 0x0
0x00AA rx_preamble_control 8
  • Bit 0—使能接收中的前导码直通。

    0：禁用前导码直通。MAC IP核在数据包解封处理期间查看START和SFD。

    1：使能前导码直通。MAC IP核在解封装处理期间仅查看START。

  • Bits 31:1—保留。

先配置该寄存器，然后使能用于操作的MAC IP核。

 RW 0x0
0x00AC rx_frame_control

先配置该寄存器，然后使能用于操作的MAC IP核。

 RW 0x3
Bit 0—EN_ALLUCAST

0：使用主MAC地址过滤RX单播帧。除具有主MAC地址的单播帧，MAC IP内核丢弃带有目地地址的单播帧。

1：接受所有RX单播帧。

将该位和EN_ALLMCAST设置为1等效于将MAC IP内核置于混杂模式。

Bit 1—EN_ALLMCAST

0：丢弃所有RX多播帧。

1：接受所有RX多播帧。

将该位和EN_ALLUCAST位设置为1等效于将MAC IP内核置于混杂模式。

Bit 2—保留。
Bit 3—FWD_CONTROL。开启Priority-based Flow Control参数时， 除了IEEE 802.3暂停帧和基于优先级的控制帧，该位将影响其他所有控制帧。当Priority-based Flow Control参数未被使能时，除IEEE 802.3暂停帧外，该位会影响所有控制帧。

0：丢弃控制帧。

1：将控制帧转发至客户端。
Bit 4—FWD_PAUSE

0：丢弃暂停帧。

1：将暂停帧转发至客户端。
Bit 5—IGNORE_PAUSE

0：处理暂停帧。

1：忽略暂停帧。
Bits 15:6—保留。
0x00AC rx_frame_control Bit 16—EN_SUPP0

0：禁用补充地址0。

1：使能补充地址0。

 RW 0x3
Bit 17—EN_SUPP1

0：禁用补充地址1。

1：使能补充地址1。
Bit 18—EN_SUPP2

0：禁用补充地址2。

1：使能补充地址2。
Bit 19—EN_SUPP3

0：禁用补充地址3。

1：使能补充地址3。
Bits 31:20—保留。
0x00AE rx_frame_maxlength
  • Bits 15:0—指定允许的最大帧长度。当RX帧长度超出该寄存器中的指定值时，MAC置位avalon_st_rx_error[3]信号。
  • Bits 16:31—保留。
先配置该寄存器，然后使能用于操作的MAC IP核。 		RW 1518
0x00AF rx_vlan_detection
  • Bit 0—RX VLAN检测禁用。

    0：MAC检测VLAN和堆栈式VLAN帧。

    1：MAC不会检测VLAN和堆栈式VLAN帧。接收时，MAC将它们作为基础帧处理并将其标签视为载荷字节。

  • Bits 31:1—保留。
 RW 0x0
0x00B0 rx_frame_spaddr0_0 可指定多达四个6-byte补充地址：
  • rx_framedecoder_spaddr0_0/1
  • rx_framedecoder_spaddr1_0/1
  • rx_framedecoder_spaddr2_0/1
  • rx_framedecoder_spaddr3_0/1
先配置补充地址，然后使能MAC RX数据路径。以与主MAC地址相同的方式，将补充地址映射到各个寄存器中。请参阅关于primary_mac_addr0和primary_mac__addr1的说明。设置下列条件后，MAC IP核使用补充地址过滤单播帧：
  • 使用rx_frame_control寄存器中的各个位使能补充地址的用途。
  • 将rx_frame_control寄存器的en_allucast位设置为0。
RW 0x0
0x00B1 rx_frame_spaddr0_1
0x00B2 rx_frame_spaddr1_0
0x00B3 rx_frame_spaddr1_1
0x00B4 rx_frame_spaddr2_0
0x00B5 rx_frame_spaddr2_1
0x00B6 rx_frame_spaddr3_0
0x00B7 rx_frame_spaddr3_1
0x00C0 rx_pfc_control 9
  • Bits 7:0—使能RX数据路径上基于优先级的流程控制。。将位n设置为0以使能优先级列队n的基于优先级的流程控制。例如，将rx_pfc_control[0]设置为0使能列队0。
  • Bits 15:9—保留。
  • Bit 16—配置给基于优先级的控制帧到客户帧的转发。

    0：丢弃控制帧。

    1：将控制帧转发至客户端。

  • Bits 31:17—保留。
先配置该寄存器，然后使能用于配置的MAC IP核。 		RW 0x1
0x00FC rx_pktovrflow_error 36-bit错误计数器收集FIFO缓冲器持续上溢时被截断的RX帧数：
  • 0x00FC =错误计数器的较低32位。
  • 0x00FD =错误计数器的较高4个位占据位[3:0]。位[31:4]未使用。

读取计数器时，先读取较低32位，接着读取较高4个位。读取后，IP核将计数器清零。

 RO 0x0
0x00FD
0x00FE rx_pktovrflow_etherStatsDropEvents 36-bit错误计数器收集FIFO缓冲器持续上溢时被截断的RX帧数：
  • 0x00FE =错误计数器的较低32位。
  • 0x00FF =错误计数器的较高4个位占据位[3:0]。位[31:4]未使用。

读取计数器时，先读取较低32位，接着读取较高4个位。读取后，IP核将计数器清零。

 RO 0x0
0x00FF
相关信息
8 仅在开启Enable preamble pass-through mode项时使用该寄存器。未使用时就被保留。
9 仅在开启Enable preamble pass-through mode项时使用该寄存器。未使用时就被保留。
二级标题