低延迟以太网10G MAC用户指南

下载 PDF
ID 683426
日期 10/31/2016
Public
文档目录
文档目录 x
1. 关于低延迟以太网10G MAC 2. 启用 3. 功能性说明 4. 配置寄存器 5. 接口信号 A. 低延迟以太网10G MAC用户指南存档 B. 低延迟以太网10G MAC用户指南文档修订历史
1. 关于低延迟以太网10G MAC x
1.1. 特性 1.2. 发布信息 1.3. 器件系列支持 1.4. 性能和资源利用
1.1. 特性 x
1.1.1. LL Ethernet 10G MAC和Legacy 10-Gbps Ethernet MAC
1.3. 器件系列支持 x
1.3.1. 定义：器件支持等级
1.4. 性能和资源利用 x
1.4.1. 资源利用 1.4.2. TX和RX延迟
2. 启用 x
2.1. Intel FPGA IP核介绍 2.2. IP核安装和授权 2.3. 生成IP核（ Quartus® Prime Pro Edition） 2.4. 所生成文件 2.5. 仿真Intel FPGA IP核 2.6. 创建SignalTap II调试文件以匹配设计层次 2.7. LL Ethernet 10G MAC IP核的参数设置 2.8. 更新LL以太网10G MAC IP核 2.9. LL以太网10G MAC IP核的设计考量
2.9. LL以太网10G MAC IP核的设计考量 x
2.9.1. 从Legacy Ethernet 10G MAC移植到LL Ethernet 10G MAC 2.9.2. 时序约束
2.9.1. 从Legacy Ethernet 10G MAC移植到LL Ethernet 10G MAC x
2.9.1.1. 移植—Avalon-ST接口上的32-bit数据路径 2.9.1.2. 移植—保持Avalon-ST接口上的64-bit数据路径
2.9.2. 时序约束 x
2.9.2.1. Pseudo-Static CSR Fields（伪静态CSR域） 2.9.2.2. Clock Crosser（跨时钟域） 2.9.2.3. Dual Clock FIFO（双时钟FIFO）
3. 功能性说明 x
3.1. 体系结构 3.2. 接口 3.3. 帧类型 3.4. TX数据路径 3.5. RX数据路径 3.6. 流程控制 3.7. 复位要求 3.8. PHY支持 3.9. XGMII错误处理（链路故障） 3.10. IEEE 1588v2
3.4. TX数据路径 x
3.4.1. 填充字节插入 3.4.2. 地址插入 3.4.3. CRC-32插入 3.4.4. XGMII封装 3.4.5. 数据包间间隙生成和插入 3.4.6. XGMII传输 3.4.7. 单向特性 3.4.8. TX时序图
3.5. RX数据路径 x
3.5.1. XGMII解封装 3.5.2. CRC检查 3.5.3. 地址检查 3.5.4. 帧类型检查 3.5.5. 长度检查 3.5.6. CRC和填充字节移除 3.5.7. 上溢处理 3.5.8. RX时序图
3.5.5. 长度检查 x
3.5.5.1. 帧长度 3.5.5.2. 载荷长度
3.6. 流程控制 x
3.6.1. IEEE 802.3流程控制 3.6.2. 基于优先级的流程控制
3.6.1. IEEE 802.3流程控制 x
3.6.1.1. 暂停帧接收 3.6.1.2. 暂停帧传输
3.6.2. 基于优先级的流程控制 x
3.6.2.1. PFC帧接收 3.6.2.2. PFC帧发送
3.8. PHY支持 x
3.8.1. 10GBASE-R寄存器模式
3.10. IEEE 1588v2 x
3.10.1. 体系结构 3.10.2. TX数据路径 3.10.3. RX数据路径 3.10.4. 帧格式
3.10.4. 帧格式 x
3.10.4.1. 以IEEE 802.3封装的PTP数据包 3.10.4.2. 通过UDP/IPv4封装的PTP数据包 3.10.4.3. 通过UDP/IPv6封装的PTP数据包
4. 配置寄存器 x
4.1. 寄存器映射 4.2. 寄存器访问 4.3. 主MAC地址 4.4. MAC复位控制寄存器 4.5. TX_Configuration和Status寄存器 4.6. 流程控制寄存器 4.7. 单向控制寄存器 4.8. RX配置和状态寄存器 4.9. 时间戳寄存器 4.10. ECC寄存器 4.11. 统计寄存器
4.1. 寄存器映射 x
4.1.1. 将10-Gbps以太网MAC寄存器映射到LL以太网10G MAC寄存器
4.9. 时间戳寄存器 x
4.9.1. 计算时序调整
5. 接口信号 x
5.1. 时钟和复位信号 5.2. 速度选择信号 5.3. 纠错信号 5.4. 单向信号 5.5. Avalon® -MM编程信号 5.6. Avalon® -ST数据接口 5.7. Avalon® -ST流程控制信号 5.8. Avalon® -ST状态接口 5.9. PHY侧接口 5.10. IEEE 1588v2接口
5.6. Avalon® -ST数据接口 x
5.6.1. Avalon® -ST TX数据接口信号 5.6.2. Avalon® -ST RX数据接口信号 5.6.3. Avalon® -ST数据接口时钟
5.8. Avalon® -ST状态接口 x
5.8.1. Avalon® -ST TX状态信号 5.8.2. Avalon® -ST RX状态信号
5.9. PHY侧接口 x
5.9.1. XGMII TX信号 5.9.2. XGMII RX信号 5.9.3. GMII TX信号 5.9.4. GMII RX信号 5.9.5. MII TX信号 5.9.6. MII RX信号
5.10. IEEE 1588v2接口 x
5.10.1. IEEE 1588v2出口（Egress）TX信号 5.10.2. IEEE 1588v2入口（Ingress）RX信号 5.10.3. IEEE 1588v2接口时钟
1. 关于低延迟以太网10G MAC
2. 启用
3. 功能性说明
4. 配置寄存器
5. 接口信号
A. 低延迟以太网10G MAC用户指南存档
B. 低延迟以太网10G MAC用户指南文档修订历史

5.10.1. IEEE 1588v2出口（Egress）TX信号

选择Enable time stamping选项时，会显现如下信号。该特性存在于下列操作模式中：10G，1G/10G和10M/100M/1G/10G。

表 46.  IEEE 1588v2出口（Egress）TX信号
信号 方向 宽度 说明
tx_egress_timestamp_request_valid 输入 1 置位此信号为发送帧请求时间戳。必须在与置位avalon_st_tx_startofpacket的相同时钟周期内对此信号进行置位。
tx_egress_timestamp_request_fingerprint[] 输入 n n =Timestamp fingerprint width参数的值。

使用该总线为要请求时间戳的发送帧指定指纹。tx_egress_timestamp_request_valid被置位的同时，该总线必须携带一个有效指纹。

指纹的用途是将时间戳和数据包相关联。因此，可以由来自PTP数据包的序列ID字段或数据包的某个唯一字段，验证从CPU收集到的指纹和时间戳。
tx_egress_timestamp_96b_valid 输出 1 置位后，该信号将tx_egress_timestamp_96b_data[]中用于发送帧的时间戳生效，且该发送帧的指纹由tx_egress_timestamp_96b_fingerprint[] 指定。
Tx_egress_timestamp_96b_data[] 输出 96 以下列格式携带96-bit出口时间戳：
  • 1588v2的格式：
    • Bits 48至95：48-bit秒字段
    • Bits 16至47：32-bit纳秒字段
    • Bits 0至15：16-bit小数纳秒字段
  • 1588v1的格式：
    • Bits 64至95：32-bit秒字段
    • Bits 32至63：32-bit纳秒字段
    • Bits 0至31：未使用
Tx_egress_timestamp_96b_fingerprint[] 输出 n n = Timestamp fingerprint width参数值。

在tx_egress_timestamp_request_data[]上接收到的发送帧的指纹。 该指纹指定tx_egress_timestamp_96b_data[]上出口时间戳对应的发送帧。

tx_egress_timestamp_64b_valid 输出 1 置位后，该信号将tx_egress_timestamp_64b_data[]中用于发送帧的时间戳生效，且该发送帧的指纹由tx_egress_timestamp_64b_fingerprint[] 指定。
tx_egress_timestamp_64b_data[] 输出 64 以下列格式携带64-bit出口时间戳：
  • Bits 16至63：48-bit纳秒字段
  • Bits 0至15：16-bit小数纳秒字段
tx_egress_timestamp_64b_fingerprint[] 输出 n n = Timestamp fingerprint width参数值。

在tx_egress_timestamp_request_data[]上接收到的发送帧的指纹。该指纹指定tx_egress_timestamp_64b_data[]信号中出口时间戳的发送帧。

Tx_time_of_day_96b_10g_data

（适用于 10 Gbps）

 输入 96 将外部ToD模块到MAC IP核的时刻（time of day，ToD）以下列格式携带：
  • Bits 48至95：48-bit秒字段
  • Bits 16至47： 32-bit纳秒字段
  • Bits 0至15：16-bit小数纳秒字段
在PTP数据包的相应字段中，需要为80-bit的时间戳（由秒和纳秒组成）加注。剩余的16-bit小数纳秒值（若已使用）则用于PTP数据包的CF更新。
tx_time_of_day_96b_1g_data

（适用于 10 Mbps、100 Mbps、1和2.5 Gbps）
tx_time_of_day_64b_10g_data

（适用于 10 Gbps）

输入 64 以如下格式将ToD从外部ToD模块传送到MAC IP核：
  • Bits 16至63：48-bit纳秒字段
  • Bits 0至15： 16-bit小数纳秒字段
需要64-bit时间戳更新PTP头中的CF。更新CF是透明时钟操作的基础。
tx_time_of_day_64b_1g_data

（适用于 10 Mbps、100 Mbps、1和2.5 Gbps）
tx_path_delay_10g_data

（适用于 10 Gbps）

输入 16 将此总线连接到Intel FPGA PHY IP。该总线载有从物理网络和MAC IP核（XGMII，GMII，或MII）PHY侧之间所测得的路径延迟。当生成出口时间戳时，MAC IP核使用该值计算延迟。路径延迟的格式如下：
  • Bits 0至9：时钟周期的小数
  • Bits 10至 15/21：时钟周期的数量
tx_path_delay_1g_data

（适用于 10 Mbps、100 Mbps、1和2.5 Gbps）

 22
表 47.  IEEE 1588v2出口TX信号 — 1级模式这些信号仅适用于1级操作模式。
信号 方向 宽度 说明
tx_etstamp_ins_ctrl_timestamp_insert 输入 1 置位该信号以将出口时间戳插入相关帧。在置位avalon_st_tx_startofpacket的相同时钟周期内置位该信号。
tx_etstamp_ins_ctrl_timestamp_format 输入 1 使用此信号指定要插入的时间戳的格式。
  • 0：1588v2格式（48-bit秒字段 + 32-bit纳秒字段 + 16-bit小数纳秒校正字段）。需要时间戳和校正字段的偏移位置。
  • 1： 1588v1 格式（32-bit秒字段 + 32-bit纳秒字段）。 需要时间戳的偏移位置。

在与数据包的开头（avalon_st_tx_startofpacket被置位）相同的时钟周期内对此信号进行置位。
tx_etstamp_ins_ctrl_residence_time_update 输入 1 对此信号进行置位以将停留时间（出口时间戳 – 进口时间戳）添加到 PTP帧的校正字段。需要校正字段的偏移位置。在与数据包开头（avalon_st_tx_startofpacket被置位）相同的时钟周期内对此信号进行置位。
tx_etstamp_ins_ctrl_ingress_timestamp_96b[] 输入 96 进口时间戳的96-bit格式。（48-bit秒 + 32-bit纳秒 + 16-bit小数纳秒）。在与数据包开头（avalon_st_tx_startofpacket被置位）相同的时钟周期内对此信号进行置位。
tx_etstamp_ins_ctrl_ingress_timestamp_64b[] 输入 64 进口时间戳的64-bit格式。（48-bit纳秒 + 16-bit小数纳秒）。在与数据包开头（avalon_st_tx_startofpacket 被置位）相同的时钟周期内对此信号进行置位。
tx_etstamp_ins_ctrl_residence_time_calc_format 输入 1 用于计算停留时间的时间戳格式。0: 96-bit（96-bit出口时间戳 - 96-bit入口时间戳）。1: 64-bit（64-bit出口时间戳 - 64-bit入口时间戳）。在与数据包开头（avalon_st_tx_startofpacket被置位）相同的时钟周期内对此信号进行置位。
tx_etstamp_ins_ctrl_checksum_zero 输入 1 对此信号进行置位以将停留时间（出口时间戳 – 进口时间戳）添加到 PTP帧的校正字段。需要校正字段的偏移位置。在与数据包的开头（avalon_st_tx_startofpacket被置位）相同的时钟周期内对此信号进行置位。
tx_etstamp_ins_ctrl_checksum_correct 输入 1 对此信号进行置位以校正UDP/IPv6数据包校验和，由校验和校正偏移指定更新校验和校正。需要校验和校正的偏移位置。在与数据包开头（avalon_st_tx_startofpacket被置位）相同的时钟周期内对此信号进行置位。
tx_etstamp_ins_ctrl_offset_timestamp[] 输入 16 时间戳字段相对于数据包的第一个字节的位置。在与数据包开头（avalon_st_tx_startofpacket被置位）相同的时钟周期内对此信号进行置位。
tx_etstamp_ins_ctrl_offset_correction_field[] 输入 16 校正字段相对于数据包的第一个字节的位置。 在与数据包开头（avalon_st_tx_startofpacket被置位）相同的时钟周期内对此信号进行置位。
tx_etstamp_ins_ctrl_offset_checksum_field[] 输入 16 校验和字段相对于数据包的第一个字节的位置。在与数据包开头（avalon_st_tx_startofpacket被置位）相同的时钟周期内对此信号进行置位。
tx_etstamp_ins_ctrl_offset_checksum_correction[] 输入 16 校验和校正字段相对于数据包的第一个字节的位置。 在与数据包开头（avalon_st_tx_startofpacket被置位）相同的时钟周期内对此信号进行置位。
tx_egress_asymmetry_update 输入 1

将该信号置位以通过不对称值更新发送帧PTP头中的CF。于置位数据包（avalon_st_tx_startofpacket）开头的相同时钟周期中对此信号进行置位。

更多详细信息，请参阅tx_asymmetry寄存器的相关信息。

相关信息
二级标题