低延迟以太网10G MAC用户指南

下载 PDF
ID 683426
日期 10/31/2016
Public
文档目录
文档目录 x
1. 关于低延迟以太网10G MAC 2. 启用 3. 功能性说明 4. 配置寄存器 5. 接口信号 A. 低延迟以太网10G MAC用户指南存档 B. 低延迟以太网10G MAC用户指南文档修订历史
1. 关于低延迟以太网10G MAC x
1.1. 特性 1.2. 发布信息 1.3. 器件系列支持 1.4. 性能和资源利用
1.1. 特性 x
1.1.1. LL Ethernet 10G MAC和Legacy 10-Gbps Ethernet MAC
1.3. 器件系列支持 x
1.3.1. 定义：器件支持等级
1.4. 性能和资源利用 x
1.4.1. 资源利用 1.4.2. TX和RX延迟
2. 启用 x
2.1. Intel FPGA IP核介绍 2.2. IP核安装和授权 2.3. 生成IP核（ Quartus® Prime Pro Edition） 2.4. 所生成文件 2.5. 仿真Intel FPGA IP核 2.6. 创建SignalTap II调试文件以匹配设计层次 2.7. LL Ethernet 10G MAC IP核的参数设置 2.8. 更新LL以太网10G MAC IP核 2.9. LL以太网10G MAC IP核的设计考量
2.9. LL以太网10G MAC IP核的设计考量 x
2.9.1. 从Legacy Ethernet 10G MAC移植到LL Ethernet 10G MAC 2.9.2. 时序约束
2.9.1. 从Legacy Ethernet 10G MAC移植到LL Ethernet 10G MAC x
2.9.1.1. 移植—Avalon-ST接口上的32-bit数据路径 2.9.1.2. 移植—保持Avalon-ST接口上的64-bit数据路径
2.9.2. 时序约束 x
2.9.2.1. Pseudo-Static CSR Fields（伪静态CSR域） 2.9.2.2. Clock Crosser（跨时钟域） 2.9.2.3. Dual Clock FIFO（双时钟FIFO）
3. 功能性说明 x
3.1. 体系结构 3.2. 接口 3.3. 帧类型 3.4. TX数据路径 3.5. RX数据路径 3.6. 流程控制 3.7. 复位要求 3.8. PHY支持 3.9. XGMII错误处理（链路故障） 3.10. IEEE 1588v2
3.4. TX数据路径 x
3.4.1. 填充字节插入 3.4.2. 地址插入 3.4.3. CRC-32插入 3.4.4. XGMII封装 3.4.5. 数据包间间隙生成和插入 3.4.6. XGMII传输 3.4.7. 单向特性 3.4.8. TX时序图
3.5. RX数据路径 x
3.5.1. XGMII解封装 3.5.2. CRC检查 3.5.3. 地址检查 3.5.4. 帧类型检查 3.5.5. 长度检查 3.5.6. CRC和填充字节移除 3.5.7. 上溢处理 3.5.8. RX时序图
3.5.5. 长度检查 x
3.5.5.1. 帧长度 3.5.5.2. 载荷长度
3.6. 流程控制 x
3.6.1. IEEE 802.3流程控制 3.6.2. 基于优先级的流程控制
3.6.1. IEEE 802.3流程控制 x
3.6.1.1. 暂停帧接收 3.6.1.2. 暂停帧传输
3.6.2. 基于优先级的流程控制 x
3.6.2.1. PFC帧接收 3.6.2.2. PFC帧发送
3.8. PHY支持 x
3.8.1. 10GBASE-R寄存器模式
3.10. IEEE 1588v2 x
3.10.1. 体系结构 3.10.2. TX数据路径 3.10.3. RX数据路径 3.10.4. 帧格式
3.10.4. 帧格式 x
3.10.4.1. 以IEEE 802.3封装的PTP数据包 3.10.4.2. 通过UDP/IPv4封装的PTP数据包 3.10.4.3. 通过UDP/IPv6封装的PTP数据包
4. 配置寄存器 x
4.1. 寄存器映射 4.2. 寄存器访问 4.3. 主MAC地址 4.4. MAC复位控制寄存器 4.5. TX_Configuration和Status寄存器 4.6. 流程控制寄存器 4.7. 单向控制寄存器 4.8. RX配置和状态寄存器 4.9. 时间戳寄存器 4.10. ECC寄存器 4.11. 统计寄存器
4.1. 寄存器映射 x
4.1.1. 将10-Gbps以太网MAC寄存器映射到LL以太网10G MAC寄存器
4.9. 时间戳寄存器 x
4.9.1. 计算时序调整
5. 接口信号 x
5.1. 时钟和复位信号 5.2. 速度选择信号 5.3. 纠错信号 5.4. 单向信号 5.5. Avalon® -MM编程信号 5.6. Avalon® -ST数据接口 5.7. Avalon® -ST流程控制信号 5.8. Avalon® -ST状态接口 5.9. PHY侧接口 5.10. IEEE 1588v2接口
5.6. Avalon® -ST数据接口 x
5.6.1. Avalon® -ST TX数据接口信号 5.6.2. Avalon® -ST RX数据接口信号 5.6.3. Avalon® -ST数据接口时钟
5.8. Avalon® -ST状态接口 x
5.8.1. Avalon® -ST TX状态信号 5.8.2. Avalon® -ST RX状态信号
5.9. PHY侧接口 x
5.9.1. XGMII TX信号 5.9.2. XGMII RX信号 5.9.3. GMII TX信号 5.9.4. GMII RX信号 5.9.5. MII TX信号 5.9.6. MII RX信号
5.10. IEEE 1588v2接口 x
5.10.1. IEEE 1588v2出口（Egress）TX信号 5.10.2. IEEE 1588v2入口（Ingress）RX信号 5.10.3. IEEE 1588v2接口时钟
1. 关于低延迟以太网10G MAC
2. 启用
3. 功能性说明
4. 配置寄存器
5. 接口信号
A. 低延迟以太网10G MAC用户指南存档
B. 低延迟以太网10G MAC用户指南文档修订历史

B. 低延迟以太网10G MAC用户指南文档修订历史

日期 版本 修订内容
2021年8月 2016.10.31 在表格：1级时钟同步的时间戳和校正插入中，更正了P2P透明时钟“插入校正”的Delay_Req。
2016年10月 2016.10.31
  • 表格：1级时钟同步的时间戳和校正插入
  • 添加了关于Stratix 10器件系列的支持。
  • 添加了1588不对称支持特性。
  • 纠正了 Arria® 10器件速度等级为–C2和–C3到–E2和–E3。
  • 更新了关于TX数据路径中的MII封装， 以阐明MAC TX将导前码的第八个字节转换成1-byte SFD.
  • 在帧类型检查的话题中添加了一个列表以罗列各种帧类型中的MAC行为。
  • 更新了罗列时钟和复位信号的话题，以指定tx_rst_n和rx_rst_n信号的时钟域。
  • 更新了avalon_st_txstatus_data[]信号的说明以阐明仅TX帧有效时，状态才有效。
  • 更新了关于avalon_st_txstatus_error[5]的说明以阐明如果来自客户端的avalon_st_tx_error输入信号被置位，则对该位进行置位。
  • 添加了表格以罗列关于 Avalon® -ST和IEEE 1588v2接口信号的时钟。
  • 为tx_ipg_10g，tx_ipg_10M_100M_1G，ecc_status，ecc_enable和mac_reset_control寄存器添加了不同的字偏移，若开启Use legacy Ethernet 10G MAC Avalon Memory-Mapped interface。
  • 更新了文档模板。
2016年5月 2016.05.02
  • 更新了下列话题，以包括新的速度模式1G/2.5G/5G/10G（USXGMII）：特性，器件系列支持，参数设置，XGMII TX，和XGMII RX。
  • 添加了新话题：LL以太网10G MAC和Legacy 10-Gbps以太网MAC。
  • 添加了新话题：创建SignalTap II调试文件以匹配设计层次。
  • 更新了上溢处理的说明。
  • 更换了XGMII错误处理话题中的时序结构图。
  • 修订了统计数据寄存器话题中无效帧的说明，并从话题中删除了tx_stats_etherStatsCRCErr，tx_stats_etherStatsJabbers，tx_stats_etherStatsFragments，和tx_stats_framesCRCErr。
  • 将PMA延迟从计算时序调整话题的仿真模型列表中删除，因为该仿真数据不是决定性数据。
2015年11月 2015.11.02
  • 更新了关于1G/2.5G和G/2.5G/10G操作速度的特性，器件系列支持，配置寄存器以及接口信号的话题。
  • 更新了资源利用率列表。
  • 修订了“更新过期IP核”话题中的说明。
  • 更新了复位的话题，在第2级添加了一个步骤。
  • 更新了寄存器访问话题，ECC状态，和统计清零寄存器定义。
  • 更新了tx_unidir_control寄存器以支持用户触发的远程故障提示。
  • 删除了移植IP核到其他器件的话题。
2015年5月 2015.05.04
  • 更新了器件支持列表。
  • 更新了资源利用率列表。
  • 更新了参数设置列表。
  • 在统计寄存器话题中添加了关于如何读取统计计数器的指导。
  • 添加了新的寄存器：tx_vlan_detection，rx_vlan_detection，tx_ipg_10g，tx_ipg_10M_100M_1G，tx_transfer_status，和rx_transfer_status。
  • 更新了关于rx_stats_octetsOK和tx_stats_octetsOK统计计数器的说明。
  • 更新了长度检查话题。
  • 添加了复位要求的话题。
  • 添加了生成TX时序调整和生成RX时序调整的话题。
  • 删除了最小Inter包间隔的内容。
2014年12月 2014.12.15
  • 更新了性能和资源利用率列表—提高了IEEE 1588v2特性的资源利用率。
  • 添加了新特性—10GBASE-R寄存器模式：
    • 添加了新参数—Enable 10GBASE-R register mode.
    • 添加了新信号—tx_xcvr_clk，rx_xcvr_clk，xgmii_tx_valid，xgmii_rx_valid。
  • 为Time of Day Format添加了新的参数选项。
  • 在帧类型检查话题中添加了新的表格，以说明不同帧类型的MAC行为。
  • 添加了新表格—寄存器访问类型约定—说明IP核寄存器的访问类型。
  • 添加了关于时序约束的新章节。
  • 将接收时间戳的寄存器字偏移修订为从0x0120开始到0x012C。
  • 添加了一个针对csr_rst_n 信号的建议—tx_clk和rx_clk稳定后，将csr_rst_n信号至少置低一次。
  • 将rx_path_delay_10g_data和rx_path_delay_1g_data信号时钟周期的小数位的个数修订为：Bit [9:0]：时钟周期的小数，Bit [21/15:10]：时钟周期数。
  • 更新了如下信号的说明：
    • tx_egress_timestamp_request_fingerprint[]
    • tx_egress_timestamp_96b_data[]
    • tx_egress_timestamp_64b_data[]
    • tx_time_of_day_96b_1g_data
    • tx_time_of_day_64b_1g_data
2014年6月 2014.06.30
  • 提高了性能和资源利用率。
  • 添加了新特性—单向以太网。
    • 添加了新的参数—Enable Unidirectional feature。
    • 添加了单向寄存器和信号。
  • 添加了关于IEEE 1588v2 MAC寄存器中PMA模拟和数字延迟的信息。
  • 编辑了avalon_st_rxstatus_error[]信号中关于位的说明。
  • 添加了关于avalon_st_pause_data[0]位信号的更多信息，以指明XON暂停帧的发送仅在XOFF暂停帧后触发一次，无论avalon_st_pause_data[0]被置位多久。
  • 更新了统计寄存器说明。
  • 编辑了 tx_underflow_counter0，tx_underflow_counter1, rx_pktovrflow_etherStatsDropEvents,rx_pktovrflow_error信号中关于位的说明。
  • 编辑了csr_clk信号中关于位的说明，并规定该信号采用所建议的125 Mhz – 156.25 Mhz时钟频率，无论选择基于寄存器还是基于存储器的统计计数器。
  • 更新了tx_rst_n and rx_rst_n信号说明以反映出由异步复位到同步同步复位的变化。
  • 更新了csr_waitrequest信号说明。
2013年12月 2013.12.02 首次发布
二级标题