仅对英特尔可见 — GUID: sam1460359512838
Ixiasoft
4.1. LVDS SERDES Intel® FPGA IP
LVDS SERDES IP核配置串行器/解串器(SERDES)和动态相位对齐(DPA)块。此IP核也支持LVDS通道布局、合法性检查和LVDS通道相关规则检查。
通过LVDS SERDES IP核,可实现如下类型的LVDS应用:
- Transmitter-only应用
- Receiver-only应用
- 混合发送器和接收器的应用
注: 如果从 Stratix® V、 Arria® V或 Cyclone® V器件中移植设计,那么必须移植ALTLVDS_TX和ALTLVDS_RX IP核。