仅对英特尔可见 — GUID: sam1412833635967
Ixiasoft
5.1.4. LVDS SERDES IP核发送器设置
参数 | 值 | 说明 |
---|---|---|
TX core registers clock |
|
选择为内核寄存器提供计时的时钟:
该参数仅在TX功能模式下可用。 |
Enable tx_coreclock port | On, Off | 开启以显现tx_coreclock端口,以用于驱动输入发送器的内核逻辑。
Intel建议根据需要使用tx_coreclock输出信号。
注: 如果打开PLL Settings选项卡中的Use external PLL选项,则该选项被禁用。要打开或关闭Enable tx_coreclock port选项,请先关闭Use external PLL选项。更改Enable tx_coreclock port设置后,再重新打开Use external PLL。
|
Enable tx_outclock port | On, Off | 打开以显现tx_outclock端口。
打开此参数可将每个TX接口的最大通道数量减少一个通道。 |
Desired tx_outclock phase shift (degrees) | 请参阅相关信息。 | 以LVDS快速时钟的度数指定outclock和输出(outgoing)串行数据之间的相位关系。 |
Actual tx_outclock phase shift (degrees) | 取决于fast_clock和tx_outclock的频率。请参阅相关信息。 | 显示最接近所需tx_outclock相移的可实现tx_outclock相移。 |
Tx_outclock division factor | 取决于串行因子。 | 指定快速时钟频率对outclock频率的比率。例如:每个outclock周期的最大串行转换数。 |