25 Gbps以太网IP核用户指南

下载 PDF
ID 683639
日期 10/31/2016
Public
文档目录
文档目录 x
1. 数据表 2. 启用 3. 25GbE IP核参数 4. 功能性说明 5. 复位 6. 接口和信号说明 7. 控制，状态和统计寄存器说明 8. 调试链路 9. 文档修订历史
1. 数据表 x
1.1. 25GbE IP核所支持特性 1.2. 25GbE IP核器件系列和速度等级支持 1.3. IP核验证 1.4. 性能和资源利用率 1.5. 发布信息
1.2. 25GbE IP核器件系列和速度等级支持 x
1.2.1. 器件系列支持 1.2.2. 25GbE IP核器件速度等级支持
1.3. IP核验证 x
1.3.1. 仿真环境 1.3.2. 编译检查 1.3.3. 硬件测试
2. 启用 x
2.1. IP核安装和授权 2.2. 指定 25GbE IP核参数和选项 2.3. 仿真IP核 2.4. 所生成文件的结构 2.5. 将您的IP核集成到设计中 2.6. 编译完整设计和编程FPGA
2.1. IP核安装和授权 x
2.1.1. OpenCore Plus IP评估
2.5. 将您的IP核集成到设计中 x
2.5.1. 管脚约束 2.5.2. 添加收发器PLL 2.5.3. 为具有1588 PTP特性的实例添加外部Time-of-Day模块 2.5.4. 25GbE IP核布局设置
4. 功能性说明 x
4.1. 25GbE IP核功能性说明 4.2. 用户接口到以太网传输
4.1. 25GbE IP核功能性说明 x
4.1.1. 25GbE IP核TX数据路径 4.1.2. 25 GbE TX PCS 4.1.3. 25GbE IP核RX数据路径 4.1.4. 链路故障信号接口 4.1.5. 25 GbE RX PCS 4.1.6. 流程控制 4.1.7. 1588精密时间协议接口
4.1.1. 25GbE IP核TX数据路径 x
4.1.1.1. 帧填充 4.1.1.2. 前导码插入 4.1.1.3. 数据包间间隙生成和插入 4.1.1.4. 帧校验序列（CRC32）插入
4.1.2. 25 GbE TX PCS x
4.1.2.1. TX RSFEC
4.1.3. 25GbE IP核RX数据路径 x
4.1.3.1. IP核前导码处理 4.1.3.2. IP核畸形数据包处理 4.1.3.3. 长度/类型域处理 4.1.3.4. RX CRC校验和动态转发
4.1.3.3. 长度/类型域处理 x
4.1.3.3.1. 长度检查
4.1.5. 25 GbE RX PCS x
4.1.5.1. RX RSFEC
4.1.6. 流程控制 x
4.1.6.1. TX Pause/PFC流程控制帧传输请求 4.1.6.2. XON/XOFF暂停帧
4.1.7. 1588精密时间协议接口 x
4.1.7.1. 实现包含 25GbE IP核的1588系统 4.1.7.2. PTP接收功能 4.1.7.3. PTP发送功能 4.1.7.4. 1588 PTP实例的外部Time-of-Day模块 4.1.7.5. PTP时间戳和TOD格式
4.2. 用户接口到以太网传输 x
4.2.1. 传输顺序 4.2.2. TX和RX数据路径上的比特顺序
6. 接口和信号说明 x
6.1. TX MAC接口到用户逻辑 6.2. RX MAC接口到用户逻辑 6.3. 收发器 6.4. 收发器重配置信号 6.5. Avalon-MM管理接口 6.6. 1588 PTP接口信号 6.7. 其他状态和调试信号 6.8. 复位信号
7. 控制，状态和统计寄存器说明 x
7.1. PHY寄存器 7.2. TX MAC寄存器 7.3. RX MAC寄存器 7.4. Pause/PFC流程控制寄存器 7.5. 统计寄存器 7.6. 1588 PTP寄存器 7.7. TX Reed-Solomon FEC寄存器 7.8. RX Reed-Solomon FEC寄存器
7.5. 统计寄存器 x
7.5.1. TX统计寄存器 7.5.2. RX统计寄存器
8. 调试链路 x
8.1. 错误插入测试和调试 8.2. 创建SignalTap II调试文件以匹配设计层次
1. 数据表
2. 启用
3. 25GbE IP核参数
4. 功能性说明
5. 复位
6. 接口和信号说明
7. 控制，状态和统计寄存器说明
8. 调试链路
9. 文档修订历史

1.1. 25GbE IP核所支持特性

25GbE IP核支持如下特性：

  • 可参数化，使用 Quartus® Prime软件通过可用的IP Catalog实现。
  • 针对25 Gigabit Ethernet Consortium的25G & 50G Ethernet Specification, Draft 1.4和IEEE 802.3by 25Gb Ethernet草案规范所设计。
  • 针对IEEE网站（www.ieee.org）上的IEEE 802.3ba-2012 High Speed Ethernet Standard而设计。
  • 软PCS逻辑，无缝连接 Intel® FPGA 25.78125千兆比特/每秒（Gbps）串行收发器。
  • 通过Avalon存储器映射（Avalon-MM）管理接口访问IP核控制和状态寄存器。
  • Avalon-ST数据路径接口连接客户逻辑。
  • 支持定义为大于1500字节的巨型数据包。
  • 接收（RX）CRC移除和直通控制。
  • 发送（TX）CRC生成和插入。
  • RX CRC校验和报错。
  • TX错误插入能力。
  • RX和TX前导码直通选项，用于需要专属用户管理信息传输的应用程序。
  • 基于IEEE规范的RX畸形数据包校验。
  • TX自动帧填充以符合以太网最小64-byte帧长度。
  • 标准IEEE 802.3 Clause 31和基于优先级的IEEE 802.1Qbb流程控制。
  • IEEE 802.3-2012以太网标准第66条中所定义的单向传输
  • 可选择支持IEEE Standard 1588-2008精密时钟同步协议（1588 PTP）。此特性支持常态时间戳精度为± 3 ns和动态时间戳精度为± 1ns的PHY操作速率。
  • 可选择Reed-Solomon前向纠错（FEC）。
  • 硬件和软件复位控制。
  • MAC提供RX直通转发帧处理，无RX存储转发能力。
  • 赤字空闲计数器（DIC）维持12-byte包间间隔（IPG）平均值。
  • 通过IEEE 802.3ba-2012 Ethernet Standard Clause 66支持的，可选的故障信号检测和报告局部故障并生成远程故障。
  • 自我诊断测试的串行收发器中可选的串行PMA局部环回（TX到RX）。
  • 串行链路调试中可选择访问Altera Debug Master Endpoint（ADME）。
  • Avalon-ST TX接口的0或3个时钟周期可配置就绪延迟。
  • MAC统计计数器选项。

关于以太网协议规范的详情，请参阅IEEE 802.3 Ethernet Standard。

相关信息
二级标题