25 Gbps以太网IP核用户指南

下载 PDF
在收藏夹中：
Intel® Arria® 10 FPGAs Support
ID 683639
日期 10/31/2016
Public
文档目录
文档目录 x
1. 数据表 2. 启用 3. 25GbE IP核参数 4. 功能性说明 5. 复位 6. 接口和信号说明 7. 控制，状态和统计寄存器说明 8. 调试链路 9. 文档修订历史
1. 数据表 x
1.1. 25GbE IP核所支持特性 1.2. 25GbE IP核器件系列和速度等级支持 1.3. IP核验证 1.4. 性能和资源利用率 1.5. 发布信息
1.2. 25GbE IP核器件系列和速度等级支持 x
1.2.1. 器件系列支持 1.2.2. 25GbE IP核器件速度等级支持
1.3. IP核验证 x
1.3.1. 仿真环境 1.3.2. 编译检查 1.3.3. 硬件测试
2. 启用 x
2.1. IP核安装和授权 2.2. 指定 25GbE IP核参数和选项 2.3. 仿真IP核 2.4. 所生成文件的结构 2.5. 将您的IP核集成到设计中 2.6. 编译完整设计和编程FPGA
2.1. IP核安装和授权 x
2.1.1. OpenCore Plus IP评估
2.5. 将您的IP核集成到设计中 x
2.5.1. 管脚约束 2.5.2. 添加收发器PLL 2.5.3. 为具有1588 PTP特性的实例添加外部Time-of-Day模块 2.5.4. 25GbE IP核布局设置
4. 功能性说明 x
4.1. 25GbE IP核功能性说明 4.2. 用户接口到以太网传输
4.1. 25GbE IP核功能性说明 x
4.1.1. 25GbE IP核TX数据路径 4.1.2. 25 GbE TX PCS 4.1.3. 25GbE IP核RX数据路径 4.1.4. 链路故障信号接口 4.1.5. 25 GbE RX PCS 4.1.6. 流程控制 4.1.7. 1588精密时间协议接口
4.1.1. 25GbE IP核TX数据路径 x
4.1.1.1. 帧填充 4.1.1.2. 前导码插入 4.1.1.3. 数据包间间隙生成和插入 4.1.1.4. 帧校验序列（CRC32）插入
4.1.2. 25 GbE TX PCS x
4.1.2.1. TX RSFEC
4.1.3. 25GbE IP核RX数据路径 x
4.1.3.1. IP核前导码处理 4.1.3.2. IP核畸形数据包处理 4.1.3.3. 长度/类型域处理 4.1.3.4. RX CRC校验和动态转发
4.1.3.3. 长度/类型域处理 x
4.1.3.3.1. 长度检查
4.1.5. 25 GbE RX PCS x
4.1.5.1. RX RSFEC
4.1.6. 流程控制 x
4.1.6.1. TX Pause/PFC流程控制帧传输请求 4.1.6.2. XON/XOFF暂停帧
4.1.7. 1588精密时间协议接口 x
4.1.7.1. 实现包含 25GbE IP核的1588系统 4.1.7.2. PTP接收功能 4.1.7.3. PTP发送功能 4.1.7.4. 1588 PTP实例的外部Time-of-Day模块 4.1.7.5. PTP时间戳和TOD格式
4.2. 用户接口到以太网传输 x
4.2.1. 传输顺序 4.2.2. TX和RX数据路径上的比特顺序
6. 接口和信号说明 x
6.1. TX MAC接口到用户逻辑 6.2. RX MAC接口到用户逻辑 6.3. 收发器 6.4. 收发器重配置信号 6.5. Avalon-MM管理接口 6.6. 1588 PTP接口信号 6.7. 其他状态和调试信号 6.8. 复位信号
7. 控制，状态和统计寄存器说明 x
7.1. PHY寄存器 7.2. TX MAC寄存器 7.3. RX MAC寄存器 7.4. Pause/PFC流程控制寄存器 7.5. 统计寄存器 7.6. 1588 PTP寄存器 7.7. TX Reed-Solomon FEC寄存器 7.8. RX Reed-Solomon FEC寄存器
7.5. 统计寄存器 x
7.5.1. TX统计寄存器 7.5.2. RX统计寄存器
8. 调试链路 x
8.1. 错误插入测试和调试 8.2. 创建SignalTap II调试文件以匹配设计层次
1. 数据表
2. 启用
3. 25GbE IP核参数
4. 功能性说明
5. 复位
6. 接口和信号说明
7. 控制，状态和统计寄存器说明
8. 调试链路
9. 文档修订历史

4.1.7.1. 实现包含 25GbE IP核的1588系统

IEEE 1588-2008 Precision Clock Synchronization Protocol for Networked Measurement and Control Systems Standard中的1588规范说明了可在硬件和软件中实现的各种系统，通过在复杂系统的主时钟和从时钟之间任意传达偏移和频率校正信息来同步分布式系统中的时钟。具有1588 PTP功能性 25GbE IP核的1588系统使用来自IP核和系统中其他模块的传入和输出时间戳信息，以实现跨系统时钟同步。

具有1588 PTP功能性的 25GbE IP核为在1588系统中集成IP核提供了所需的时间戳操作和基本更新能力。可将这些数据包指定为PTP数据包，并允许IP核在以太网上发送这些数据包前更新来自客户端接口处传入的时间戳。IP核不实现协议层的事件文报层，但会为实现完整1588协议的系统提供基础硬件能力。

图 17. 具有普通主时钟和从时钟的以太网系统实例使用具有1588 PTP功能性的 25GbE IP核既能实现主时钟也能实现从时钟。请参阅Adding the External Time-of-Day Module for Variations with 1588 PTP Feature了解TOD模块实现。
图 18. 透明时钟模式下，1588系统中使用 25GbE IP核的硬件配置实例 请参阅Adding the External Time-of-Day Module for Variations with 1588 PTP Feature了解TOD模块实现。
图 19. 使用透明时钟模式系统的软件流程以下为基于1588标准并增加了透明时钟系统中时间戳标签的图示。关于软件要求的精密描述超出本文档所述范围。请参阅1588标准了解相关详情。
图 20. 具有从端口和两个主端口的边界时钟实例使用具有1588 PTP功能性的 25GbE IP核实现边界时钟模式下的1588系统。请参阅Adding the External Time-of-Day Module for Variations with 1588 PTP Feature了解TOD模块实现。
相关信息
二级标题