25 Gbps以太网IP核用户指南

下载 PDF
ID 683639
日期 10/31/2016
Public
文档目录
文档目录 x
1. 数据表 2. 启用 3. 25GbE IP核参数 4. 功能性说明 5. 复位 6. 接口和信号说明 7. 控制，状态和统计寄存器说明 8. 调试链路 9. 文档修订历史
1. 数据表 x
1.1. 25GbE IP核所支持特性 1.2. 25GbE IP核器件系列和速度等级支持 1.3. IP核验证 1.4. 性能和资源利用率 1.5. 发布信息
1.2. 25GbE IP核器件系列和速度等级支持 x
1.2.1. 器件系列支持 1.2.2. 25GbE IP核器件速度等级支持
1.3. IP核验证 x
1.3.1. 仿真环境 1.3.2. 编译检查 1.3.3. 硬件测试
2. 启用 x
2.1. IP核安装和授权 2.2. 指定 25GbE IP核参数和选项 2.3. 仿真IP核 2.4. 所生成文件的结构 2.5. 将您的IP核集成到设计中 2.6. 编译完整设计和编程FPGA
2.1. IP核安装和授权 x
2.1.1. OpenCore Plus IP评估
2.5. 将您的IP核集成到设计中 x
2.5.1. 管脚约束 2.5.2. 添加收发器PLL 2.5.3. 为具有1588 PTP特性的实例添加外部Time-of-Day模块 2.5.4. 25GbE IP核布局设置
4. 功能性说明 x
4.1. 25GbE IP核功能性说明 4.2. 用户接口到以太网传输
4.1. 25GbE IP核功能性说明 x
4.1.1. 25GbE IP核TX数据路径 4.1.2. 25 GbE TX PCS 4.1.3. 25GbE IP核RX数据路径 4.1.4. 链路故障信号接口 4.1.5. 25 GbE RX PCS 4.1.6. 流程控制 4.1.7. 1588精密时间协议接口
4.1.1. 25GbE IP核TX数据路径 x
4.1.1.1. 帧填充 4.1.1.2. 前导码插入 4.1.1.3. 数据包间间隙生成和插入 4.1.1.4. 帧校验序列（CRC32）插入
4.1.2. 25 GbE TX PCS x
4.1.2.1. TX RSFEC
4.1.3. 25GbE IP核RX数据路径 x
4.1.3.1. IP核前导码处理 4.1.3.2. IP核畸形数据包处理 4.1.3.3. 长度/类型域处理 4.1.3.4. RX CRC校验和动态转发
4.1.3.3. 长度/类型域处理 x
4.1.3.3.1. 长度检查
4.1.5. 25 GbE RX PCS x
4.1.5.1. RX RSFEC
4.1.6. 流程控制 x
4.1.6.1. TX Pause/PFC流程控制帧传输请求 4.1.6.2. XON/XOFF暂停帧
4.1.7. 1588精密时间协议接口 x
4.1.7.1. 实现包含 25GbE IP核的1588系统 4.1.7.2. PTP接收功能 4.1.7.3. PTP发送功能 4.1.7.4. 1588 PTP实例的外部Time-of-Day模块 4.1.7.5. PTP时间戳和TOD格式 V2格式 V1格式 Intel 64-Bit TOD格式
4.2. 用户接口到以太网传输 x
4.2.1. 传输顺序 4.2.2. TX和RX数据路径上的比特顺序
6. 接口和信号说明 x
6.1. TX MAC接口到用户逻辑 6.2. RX MAC接口到用户逻辑 6.3. 收发器 6.4. 收发器重配置信号 6.5. Avalon-MM管理接口 6.6. 1588 PTP接口信号 6.7. 其他状态和调试信号 6.8. 复位信号
7. 控制，状态和统计寄存器说明 x
7.1. PHY寄存器 7.2. TX MAC寄存器 7.3. RX MAC寄存器 7.4. Pause/PFC流程控制寄存器 7.5. 统计寄存器 7.6. 1588 PTP寄存器 7.7. TX Reed-Solomon FEC寄存器 7.8. RX Reed-Solomon FEC寄存器
7.5. 统计寄存器 x
7.5.1. TX统计寄存器 7.5.2. RX统计寄存器
8. 调试链路 x
8.1. 错误插入测试和调试 8.2. 创建SignalTap II调试文件以匹配设计层次
1. 数据表
2. 启用
3. 25GbE IP核参数
4. 功能性说明
5. 复位
6. 接口和信号说明
7. 控制，状态和统计寄存器说明
8. 调试链路
9. 文档修订历史

4.1.7.5. PTP时间戳和TOD格式

25GbE IP核支持PTP数据包中的96-bit时间戳（V2格式）或64-bit时间戳（校正字段格式）。IP核的64-bit时间戳和TOD信号不同于V1格式，它们是由Intel定义的64-bit格式，提高了one-step处理校正模式的效率。因此，如果您的系统无需在one-step处理校正模式中处理任何数据包，则应该 将Time of day format参数设置为Enable 96-bit timestamp format 。

使用 Time of day format参数控制IP核支持的格式。如果 将该参数设置为Enable 96-bit timestamp format或Enable both formats ，您的IP核就可支持two-step处理模式，one-step处理插入模式和one-step处理校正模式，并且支持V1和V2这两种格式。将 此参数设置为Enable 64-bit timestamp format 以有效支持one-step处理校正模式。但这样设置后，您的IP核实例就不能支持two-step处理模式和one-step处理插入模式。如果同时开启这两个参数，则您为tx_estamp_ins_ctrl_timestamp_format或tx_etstamp_ins_ctrl_residence_time_calc_format信号设置的参数决定IP核针对当前数据包所支持的格式。

IP核通过V2格式完成全部内部处理。但，如果在one-step插入模式中为特定PTP数据包指定了V1格式，则IP核在以太网链路上的输出数据包中插入适当的V1格式时间戳。

V2格式

IP核根据IEEE规范维护V2格式的time-of-day（TOD）：

  • Bits [95:48]：秒（48 bits）。
  • Bits [47:16]：纳秒（32 bits）。该字段在1 billion处上溢。
  • Bits [15:0]：纳秒的小数（16 bits）。该字段是一个真小数；在0xFFFF上溢。

IP核可接收来自TOD模块的V2格式或64-bit（或两者兼而有之）TOD格式的time-of-day信息（取决于您对 for the Time of day format参数的设置）。

V1格式

根据IEEE规范指定的V1时间戳格式：

  • Bits [63:32]：秒（32 bits）。
  • Bits [31:0]：纳秒（32 bits）。该字段在1 billion处上溢。

Intel 64-Bit TOD格式

Intel 64-bit TOD格式不同于V1格式并支持更长的时间延迟。它旨在用于透明时钟系统，其中每个节点都通过系统将其停留时间添加到运行的总延迟。此格式与透明时钟模式中所使用数据包中的校正字段相匹配。

  • Bits [63:16]：纳秒（48 bits）。该字段可指定大于4秒的值。
  • Bits [15:0]：纳秒的小数（16 bits）。该字段是一个真小数；在0xFFFF上溢。

TOD模块为此IP核提供64-bit TOD格式的64-bit TOD信息。为IP核提供的所有64-bit输入时间戳和TOD信号的预期格式都是Intel 64-bit TOD格式。为IP核提供的所有64-bit输出时间戳和TOD信号的预期格式都是Intel 64-bit TOD格式。如果要建立您自己的TOD模块来为IP核提供64-bit TOD信息，则务必确保以Intel 64-bit TOD格式来提供TOD信息。

相关信息
二级标题