25 Gbps以太网IP核用户指南

下载 PDF
ID 683639
日期 10/31/2016
Public
文档目录
文档目录 x
1. 数据表 2. 启用 3. 25GbE IP核参数 4. 功能性说明 5. 复位 6. 接口和信号说明 7. 控制，状态和统计寄存器说明 8. 调试链路 9. 文档修订历史
1. 数据表 x
1.1. 25GbE IP核所支持特性 1.2. 25GbE IP核器件系列和速度等级支持 1.3. IP核验证 1.4. 性能和资源利用率 1.5. 发布信息
1.2. 25GbE IP核器件系列和速度等级支持 x
1.2.1. 器件系列支持 1.2.2. 25GbE IP核器件速度等级支持
1.3. IP核验证 x
1.3.1. 仿真环境 1.3.2. 编译检查 1.3.3. 硬件测试
2. 启用 x
2.1. IP核安装和授权 2.2. 指定 25GbE IP核参数和选项 2.3. 仿真IP核 2.4. 所生成文件的结构 2.5. 将您的IP核集成到设计中 2.6. 编译完整设计和编程FPGA
2.1. IP核安装和授权 x
2.1.1. OpenCore Plus IP评估
2.5. 将您的IP核集成到设计中 x
2.5.1. 管脚约束 2.5.2. 添加收发器PLL 2.5.3. 为具有1588 PTP特性的实例添加外部Time-of-Day模块 2.5.4. 25GbE IP核布局设置
4. 功能性说明 x
4.1. 25GbE IP核功能性说明 4.2. 用户接口到以太网传输
4.1. 25GbE IP核功能性说明 x
4.1.1. 25GbE IP核TX数据路径 4.1.2. 25 GbE TX PCS 4.1.3. 25GbE IP核RX数据路径 4.1.4. 链路故障信号接口 4.1.5. 25 GbE RX PCS 4.1.6. 流程控制 4.1.7. 1588精密时间协议接口
4.1.1. 25GbE IP核TX数据路径 x
4.1.1.1. 帧填充 4.1.1.2. 前导码插入 4.1.1.3. 数据包间间隙生成和插入 4.1.1.4. 帧校验序列（CRC32）插入
4.1.2. 25 GbE TX PCS x
4.1.2.1. TX RSFEC
4.1.3. 25GbE IP核RX数据路径 x
4.1.3.1. IP核前导码处理 4.1.3.2. IP核畸形数据包处理 4.1.3.3. 长度/类型域处理 4.1.3.4. RX CRC校验和动态转发
4.1.3.3. 长度/类型域处理 x
4.1.3.3.1. 长度检查
4.1.5. 25 GbE RX PCS x
4.1.5.1. RX RSFEC
4.1.6. 流程控制 x
4.1.6.1. TX Pause/PFC流程控制帧传输请求 4.1.6.2. XON/XOFF暂停帧
4.1.7. 1588精密时间协议接口 x
4.1.7.1. 实现包含 25GbE IP核的1588系统 4.1.7.2. PTP接收功能 4.1.7.3. PTP发送功能 4.1.7.4. 1588 PTP实例的外部Time-of-Day模块 4.1.7.5. PTP时间戳和TOD格式
4.2. 用户接口到以太网传输 x
4.2.1. 传输顺序 4.2.2. TX和RX数据路径上的比特顺序
6. 接口和信号说明 x
6.1. TX MAC接口到用户逻辑 6.2. RX MAC接口到用户逻辑 6.3. 收发器 6.4. 收发器重配置信号 6.5. Avalon-MM管理接口 6.6. 1588 PTP接口信号 6.7. 其他状态和调试信号 6.8. 复位信号
7. 控制，状态和统计寄存器说明 x
7.1. PHY寄存器 7.2. TX MAC寄存器 7.3. RX MAC寄存器 7.4. Pause/PFC流程控制寄存器 7.5. 统计寄存器 7.6. 1588 PTP寄存器 7.7. TX Reed-Solomon FEC寄存器 7.8. RX Reed-Solomon FEC寄存器
7.5. 统计寄存器 x
7.5.1. TX统计寄存器 7.5.2. RX统计寄存器
8. 调试链路 x
8.1. 错误插入测试和调试 8.2. 创建SignalTap II调试文件以匹配设计层次
1. 数据表
2. 启用
3. 25GbE IP核参数
4. 功能性说明
5. 复位
6. 接口和信号说明
7. 控制，状态和统计寄存器说明
8. 调试链路
9. 文档修订历史

6.1. TX MAC接口到用户逻辑

TX MAC提供一个Avalon-ST接口到FPGA架构。最小数据包为9字节。
表 12.  Avalon-ST TX数据路径 clk_txmac时钟是全部接口信号的时钟。在25GbE参数编辑器中为 Ready Latency 指定的值就是该接口上Avalon-ST readyLatency的值。

信号

方向

说明
clk_txmac 输出 TX逻辑的时钟。从pll_refclk导出，也是25GbE IP核的一个输出。tx_lanes_stable被置位时，可确保clk_txmac稳定。该时钟的频率为390.625 MHz。所有TX MAC接口信号与clk_txmac同步。
l1_tx_data[63:0] 输入

到MAC的数据输入。Bit 63为MSB而bit 0为LSB。以从左到右的惯常顺序读取字节。

25GbE IP核无法正确处理少于9字节的传入帧。因此必须确保这种帧不要到达TX客户端接口。

必须发送没有中间空闲周期的TX数据包。因此，必须确保您的应用程序可在连续的时钟周期内为单个数据包提供数据。否则， 如果数据不可用，就必须缓存设计中的数据，并在确认有数据（或此数据将按时出现）可发送到l1_tx_data[63:0]时，等待置位l1_tx_startofpacket。

l1_tx_valid 输入 置位后，显示l1_tx_data[63:0]上存在有效数据。必须在同一数据包的l1_tx_startofpacket和l1_tx_endofpacket置位间不断置位此信号。
l1_tx_startofpacket 输入 置位后，显示帧的第一字节。l1_tx_startofpacket被置位后，l1_tx_data的MSB驱动数据包开始。

在同一周期中驱动l1_tx_startofpacket和l1_tx_endofpacket的数据包被忽略。

l1_tx_endofpacket 输入 置位后，显示数据包结束。

在同一周期中驱动l1_tx_startofpacket和l1_tx_endofpacket的数据包被忽略。

l1_tx_empty[2:0] 输入 l1_tx_endofpacket被置位后，指定l1_tx_data中的空字节数。
l1_tx_error 输入

在与l1_tx_endofpacket相同的周期中被置位时，表示当前数据包应被视为错误数据包。在数据包中任何其他位置的置位都被忽略。

l1_tx_ready 输出 置位后，显示MAC可接收数据。IP核在时钟周期<n>中置位l1_tx_ready信号表示时钟周期<n + readyLatency>为一个就绪周期。客户端可能仅置位l1_tx_valid并在就绪周期转发数据。
l1_txstatus_valid 输出 置位后，表示l1_txstatus_data[39:0]正在驱动有效数据。
l1_txstatus_data[39:0] 输出

指定发送帧的有关信息。定义如下字段：

  • [Bit 39]：置位后，表示一个PFC帧
  • [Bit 38]：置位后，表示一个单播
  • Bit[37]：置位后，表示一个组播帧
  • Bit[36]：置位后，表示一个广播帧
  • Bit[35]：置位后，表示一个暂停帧
  • Bit[34]：置位后，表示一个控制帧
  • Bit[33]：置位后，表示一个VLAN帧
  • Bit[32]：置位后，表示一个堆栈式VLAN帧
  • Bits[31:16]：指定目的地址第一字节到FCS最后字节的帧长度
  • Bits[15:0]：指定载荷长度
l1_txstatus_error[6:0] 输出 指定发送帧中的错误类型。定义如下字段：
  • Bits[6:3]：保留
  • Bit[2]：载荷长度错误
  • Bit[1]：过大帧
  • Bit[0]：保留。
pause_insert_tx0[FCQN-1:0]

pause_insert_tx1[FCQN-1:0]

输入

如果指定Pause或PFC就可用。指示MAC是否有需要发送的XON，XOFF，Pause或PFC帧。FCQN等于1为Pause，1-8为PFC。

1-bit编程模式下，IP核忽略pause_insert_tx1[FCQN-1:0]。2-bit编程模式下，高阶位位于 pause_insert_tx1[FCQN-1:0]，低阶位位于pause_insert_tx0[FCQN-1:0]。

以下编码定义用于1-bit编程模式：

  • 0 =无请求
  • 0至1 =生成XOFF请求
  • 1 =继续生成XOFF请求
  • 1至0 =生成XON请求

以下编码定义用于2-bit编程模式：

  • 2'b00：无进一步XON/XOFF请求。如果有XON/XOFF流程控制帧正在进行，就会发送。
  • 2'b01：生成XON流程控制帧。
  • 2'b10：生成XOFF请求。
  • 2'b11：无效
图 27. 25 GbE客户端到MAC Avalon-ST接口IP核预计l1_tx_data中的数据顺序是从最高字节到最低字节。该时序图中，目的地址的第一字节在l1_tx_data[63:56]，0xabe4 ... 。该实例中就绪延迟为0。
相关信息
二级标题