F-Tile Serial Lite IV Intel® FPGA IP设计实例用户指南

下载 PDF
ID 683287
日期 12/13/2021
Public
文档目录
文档目录 x
1. 关于F-Tile Serial Lite IV Intel® FPGA IP设计实例用户指南 2. 快速入门指南 3. F-Tile Serial Lite IV设计实例详细描述 4. F-Tile Serial Lite IV Intel® FPGA IP设计实例用户指南存档 5. F-Tile Serial Lite IV Intel® FPGA IP设计实例用户指南文档修订历史
2. 快速入门指南 x
2.1. 设计实例结构框图 2.2. 软件和硬件要求 2.3. 生成设计 2.4. 编译和仿真设计 2.5. 编译和测试设计
2.3. 生成设计 x
2.3.1. 设计实例参数 2.3.2. 目录结构
3. F-Tile Serial Lite IV设计实例详细描述 x
3.1. 功能特性 3.2. 设计实例组件 3.3. 仿真 3.4. 硬件测试 3.5. 错误处理 3.6. 链路调试顺序 3.7. F-Tile Serial Lite IV IP工具包
3.2. 设计实例组件 x
3.2.1. 流量发生器 3.2.2. 流量检查器 3.2.3. DCFIFO
3.3. 仿真 x
3.3.1. 基础模式的仿真结果 3.3.2. 全模式的仿真结果
3.7. F-Tile Serial Lite IV IP工具包 x
3.7.1. 设置和运行工具包 3.7.2. 工具包GUI设置
1. 关于F-Tile Serial Lite IV Intel® FPGA IP设计实例用户指南
2. 快速入门指南
3. F-Tile Serial Lite IV设计实例详细描述
4. F-Tile Serial Lite IV Intel® FPGA IP设计实例用户指南存档
5. F-Tile Serial Lite IV Intel® FPGA IP设计实例用户指南文档修订历史

3.4. 硬件测试

硬件设计实例提供环回测试。环回测试模式下，流量发生器将数据包发送到F-Tile Serial Lite IV TX核然后从内部或者外部环回到RX核。

图 9. 环回测试

要使用系统控制台脚本，请浏览到./ed_hwtest/system_console目录。获得sliv_ftile.tcl脚本。系统控制台脚本提供用于读取统计数据的命令，并且使您能够控制设计中的各种功能。

表 10.  用于硬件测试的系统控制台命令
命令 功能
list_jtag 显示连接到您的开发板的JTAG主控索引列表。
set_jtag <jtag master_index number> 选择JTAG主控索引。
  • 使能内部和外部环回，请使用phy_1/phy_jtag_m JTAG节点的JTAG主控索引号。
    例如，在以下JTAG列表中，显示phy_1/phy_jtag_m JTAG节点的JTAG主控索引为2。键入set_jtag 2选择JTAG主控索引2。接下来键入使能内部或外部环回命令。 
    % list_jtag
Available JTAG Masters:
0:    /devices/<JTAG_port>/phy_0/master
1:    /devices/<JTAG_port>/phy_0/demo_jtag_m.master
2:    /device/<JTAG_port>/phy_1/phy_jtag_m.master
  • 要执行内部和外部环回以外的命令，请使用 phy_0/demo_jtag_m JTAG节点的JTAG主控引导数。
    例如，以下JTAG表格中，phy_0/demo_jtag_m JTAG节点的JTAG主控索引数显示为1。键入set_jtag 1选择JTAG主控索引1。然后键入您想使用的系统控制台命令。 
    % list_jtag
Available JTAG Masters:
0:    /devices/<JTAG_port>/phy_0/master
1:    /devices/<JTAG_port>/phy_0/demo_jtag_m.master
2:    /device/<JTAG_port>/phy_1/phy_jtag_m.master
read_error_statistic 显示错误统计数字。
sl4_link_init_int_lpbk <index number> 使能收发器内的TX到RX内部串行环回并执行指定的收发器校准流程。
  • 0：禁用内部串行环回
  • 1：使用内部串行环回
traffic_gen_enable 使能流量发生器和检查器。
traffic_gen_disable 使能流量发生器和检查器。
continuous_mode_en 复位TX和RX内核（MAC和PHY）并使能流量发生器来生成连续的 （单个连续数据生成）流量流。
burst_mode_en 复位TX和RX内核（MAC和PHY）并使能流量发生器来生成一个突发 （多个突发包数据生成）流量流。
crc_err_inject_pulse 使能对所有通道的CRC错误注入。
图 10. 系统控制台中硬件设计实例测试结果示例
二级标题