仅对英特尔可见 — GUID: qcv1652459290971
Ixiasoft
仅对英特尔可见 — GUID: qcv1652459290971
Ixiasoft
6. 英特尔® Agilex™ 5 FPGA和SoC中的可变精度DSP
对于单个DSP模块中的INT8操作, 英特尔® Agilex™ 5 FPGA和SoC提高了理论峰值TOPS:
- D系列—最高达到英特尔 Stratix 10 FPGA的2.5倍
- E系列—最高达到 Cyclone® V FPGA的37倍
通过大幅度增加运算密度,14 , 英特尔® Agilex™ 5 FPGA和SoC能够在一个标准DSP模块的同一空间布局置入更多乘法器和累加器。
Intel® FPGA AI Suite (Intel® FPGA AI)支持新的AI特性。 Intel® FPGA AI Suite启用“一键式”流程从工业标准框架—例如Caffe, PyTorch* 和 TensorFlow* —到FPGA比特流。
此外, 英特尔® Agilex™ 5 FPGA和SoC还从上一代英特尔 FPGA承袭了可变精度DSP架构以及硬定点和IEEE 754合规浮点计算能力。
在定点模式下,通过配置DSP模块可以支持精度从9×9到54×54的信号处理:
- 增加了9×9乘法器的数量,每个18×19乘法器对应有三个9×9乘法器
- 流水线寄存器增加了DSP模块最大操作频率并降低了功耗
- 通过scanin和chainout信号动态地切换乘法器输入
- 将每个DSP块单独编译成4个9×9,2个18×19或者1个27×27乘加器。
精度可调DSP支持浮点加法、乘法、乘加和乘法累加:
- 单精度32位算术FP32浮点模式
- 半精度16位算术FP16和FP19浮点模式以及BFLOAT16浮点格式
通过使用一条专用的64位级联总线,您可以级联多个可变精度DSP模块来有效地实现更高精度的DSP功能。
乘法器 | DSP模块资源使用 | 预期的应用 |
---|---|---|
9×9 bits | 一个精度可调DSP模块的六分之一 (一个DSP模块可支持六个9×9) |
低精度定点 |
18×19 bits | 一个精度可调DSP模块的二分之一 | 中等精度定点 |
27×27 bits | 一个精度可调DSP模块 | 高精度定点 |
19×36 bits | 一个带有外部加法器的精度可调DSP模块 | 定点快速傅里叶变换(FFT) |
36×36 bits | 两个带有外部加法器的精度可调DSP模块 | 超高精度定点 |
54×54 bits | 四个带有外部加法器的精度可调DSP模块 | 双精度定点 |
半精度浮点 | 一个精度可调DSP模块 (包含带一个累加器的两个FP16,FP19或BFLOAT16乘法器的加法器) |
半精度浮点 |
单精度浮点 | 一个精度可调DSP模块 (包含带一个累加器的FP32乘法器) |
单精度浮点 |
AI张量模块 | 十个INT8×INT8乘法器张量固定和浮点计算的两个总和 | 10单元矢量计算的张量点积 |
复合乘法模式 | 一个精度可调DSP模块 (16×16 ± 16×16) |
INT16复合乘法 |