仅对英特尔可见 — GUID: yyx1670193526877
Ixiasoft
1. 英特尔® Agilex™ 5 FPGA和SoC的概述
2. 英特尔® Agilex™ 5 FPGA和SoC系列规划
3. 第二代英特尔 Hyperflex 内核架构
4. 英特尔® Agilex™ 5 FPGA和SoC中的自适应逻辑模块
5. 英特尔® Agilex™ 5 FPGA和SoC中的内嵌式存储器
6. 英特尔® Agilex™ 5 FPGA和SoC中的可变精度DSP
7. 英特尔® Agilex™ 5 FPGA和SoC中的内核时钟网络
8. 英特尔® Agilex™ 5 FPGA和SoC中的通用I/O
9. 英特尔® Agilex™ 5 FPGA和SoC中的I/O PLL
10. 英特尔® Agilex™ 5 FPGA和SoC中的外部存储器接口
11. 英特尔® Agilex™ 5 SoC中的硬核处理器系统
12. 英特尔® Agilex™ 5 FPGA和SoC中的收发器
13. 英特尔® Agilex™ 5 FPGA和SoC中的 MIPI* 协议支持
14. 英特尔® Agilex™ 5 FPGA和SoC的Balls Anywhere封装设计
15. 英特尔® Agilex™ 5 FPGA和SoC的使用 PCIe* 通过协议配置
16. 英特尔® Agilex™ 5 FPGA和SoC中的器件配置和SDM
17. 英特尔® Agilex™ 5 FPGA和SoC的部分和动态配置
18. 英特尔® Agilex™ 5 FPGA和SoC的器件安全性
19. 英特尔® Agilex™ 5 FPGA和SoC中的SEU错误检测和纠正
20. 英特尔® Agilex™ 5 FPGA和SoC的电源管理
21. 用于 英特尔® Agilex™ 5 FPGA和SoC的英特尔 软件和工具
22. 英特尔® Agilex™ 5 FPGA和SoC器件概述的修订历史
仅对英特尔可见 — GUID: yyx1670193526877
Ixiasoft
7. 英特尔® Agilex™ 5 FPGA和SoC中的内核时钟网络
英特尔® Agilex™ 5 FPGA和SoC使用可编程的时钟树综合来实现其内核时钟功能。
可编程的时钟树综合使用专用时钟树布线和开关电路。这些专用的电路使英特尔 Quartus Prime软件能够创建您设计所要求的确切时钟树。
使用可编程时钟树综合的优点:
- 最小化时钟树插入延迟
- 降低时钟树中的动态功耗
- 支持内核中时钟的更大灵活性
- 保持与传统的全局和区域时钟方案的向后兼容性
英特尔® Agilex™ 5 FPGA和SoC内核时钟网络的特性:
- 支持第二代英特尔 Hyperflex 内核架构
- 支持硬核存储控制器15 用于:
- DDR4—最高达到3,200 Mbps
- DDR5—最高达到 4,000 Mbps
- LPDDR4—最高达到4,267 Mbps
- LPDDR5—高达 4,267 Mbps
- 由专用时钟输入管脚和整数I/O PLL支持
15 每个 英特尔® Agilex™ 5 FPGA系列具有不同的硬存储控制器支持。有关详细信息,请参阅相关信息。